[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成高k-金属栅的方法。

背景技术

传统的形成高k-金属栅的工艺包括以下步骤：首先，如图1A所示，提供半导体衬底100，隔离结构101将所述半导体衬底100分成NMOS区和PMOS区，在所述半导体衬底100上形成带有氧化物侧壁的虚拟栅极结构102，然后在所述半导体衬底100上沉积一层间介电层103，研磨所述层间介电层103以露出所述虚拟栅极结构102的顶部；接着，如图1B所示，蚀刻去除所述虚拟栅极结构102，留下沟槽104，然后在所述层间介电层103上沉积一功函数金属层105，所述功函数金属层105同时覆盖所述沟槽104的侧壁和底部；接着，如图1C所示，形成一掩膜106以遮蔽所述半导体衬底100的PMOS区，蚀刻去除所述半导体衬底100的NMOS区上的功函数金属层105；接着，如图1D所示，去除所述掩膜106，在所述层间介电层103上再沉积一功函数金属层107，所述功函数金属层107同时覆盖所述沟槽104的侧壁和底部；接着，如图1E所示，在所述功函数金属层107上沉积一金属层108，然后研磨去除所述层间介电层103上的金属层108以及功函数金属层107和105。

上述工艺步骤是将NMOS区和PMOS区的虚拟栅极结构同时去除，此外，也可以采用将NMOS区和PMOS区的虚拟栅极结构分开去除的工艺步骤：首先，如图2A所示，提供半导体衬底200，隔离结构201将所述半导体衬底200分成NMOS区和PMOS区，在所述半导体衬底200上形成带有氧化物侧壁的虚拟栅极结构202，然后在所述半导体衬底200上沉积一层间介电层203，研磨所述层间介电层203以露出所述虚拟栅极结构202的顶部；接着，如图2B所示，形成一掩膜204以遮蔽所述半导体衬底200的NMOS区，蚀刻去除PMOS区的虚拟栅极结构202，留下沟槽205；接着，如图2C所示，去除所述掩膜204，在所述层间介电层203上依次沉积功函数金属层206和金属层207，以填充所述沟槽205，然后研磨所述金属层207和功函数金属层206以露出NMOS区的虚拟栅极结构202的顶部；接着，如图2D所示，重复参考图2B和图2C所描述的工艺步骤，以在NMOS区形成高k-金属栅。

在上述两种形成高k-金属栅的工艺过程中，蚀刻去除所述虚拟栅极结构以及研磨沉积形成的所述功函数金属层和金属层时，将会造成所述层间介电层的损失，其中涉及的所述蚀刻过程和所述研磨过程的次数越多，所引起的所述层间介电层的损失越大，由此导致形成的高k-金属栅的高度的降低。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区，且在所述半导体衬底上形成有虚拟栅极结构；在所述半导体衬底上沉积一层间介电层，研磨所述层间介电层以露出所述虚拟栅极结构的顶部；在所述虚拟栅极结构上形成一多晶硅层；在所述层间介电层上形成一牺牲层，以覆盖所述多晶硅层，蚀刻所述牺牲层以露出所述多晶硅层的顶部；蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构；在所述半导体衬底上依次形成第一功函数金属层和金属层，并覆盖所述NMOS区上的所述多晶硅层；研磨所述金属层和所述第一功函数金属层，以露出所述NMOS区上的所述多晶硅层的顶部；蚀刻所述NMOS区上的所述多晶硅层和所述虚拟栅极结构；在所述半导体衬底上依次形成第二功函数金属层和金属层；研磨所述金属层以及所述第二功函数金属层和所述第一功函数金属层，以露出所述层间介电层。

进一步，采用选择性外延生长工艺形成所述多晶硅层。

进一步，所述多晶硅层的厚度为400-600埃。

进一步，采用旋涂工艺形成所述牺牲层。

进一步，所述牺牲层为一有机材料层。

进一步，采用干法蚀刻工艺回蚀刻所述牺牲层。

进一步，所述回蚀刻在露出所述多晶硅层的顶部时终止。

进一步，在蚀刻所述PMOS区上的所述多晶硅层和所述虚拟栅极结构之前，还包括：在所述牺牲层上形成一光致抗蚀剂层，图形化所述光致抗蚀剂层以露出所述PMOS区。

进一步，在形成所述第一功函数金属层和所述金属层之前，还包括：采用灰化工艺去除所述光致抗蚀剂层和所述牺牲层。

进一步，所述第一功函数金属层和所述第二功函数金属层包括一层或多层金属。

进一步，所述第一功函数金属层和所述第二功函数金属层的构成材料包括氮化钛、钛铝合金或氮化钨。