[发明专利]极低静态电流的低压降稳压器

说明书

技术领域   本发明涉及低压降稳压器，特别是涉及集电电路芯片中的低压降稳压器，尤其是涉及一种极低静态电流的低压降稳压器。

背景技术    随着半导体集成电路的发展，集成电路芯片所用工艺越来越先进，该芯片内部电路所需电源电压与芯片的输入电源电压通常不一致，大部分情况下该芯片内部电路所需电源电压低于芯片的输入电源电压，这就需要在芯片内部集成一低压降稳压器，将芯片的输入电源电压转换成内部其他电路需要的电源电压。此类低压降稳压器在给其他电路提供电源的同时需要自身消耗比较少的电流，特别是在芯片电路的睡眠期，低压降稳压器消耗的电流越低越好。

现有技术低压降稳压器在工作时出于稳定性考虑，通常将其静态电流设计比较大，通常在10μA以上，这么大的静态电流使得该类低压降稳压器在睡眠时不节能。为了达到节能的目的，有的低压降稳压器采用一控制端来控制该低压降稳压器的工作与关闭：芯片工作时通过低压降稳压器的控制端将之开启；芯片睡眠时将低压降稳压器关闭。此类控制端由内部数字电路控制，数字电路所用电源又由低压降稳压器的输出供给。当该数字电路关闭低压降稳压器后，低压降稳压器就不能给该数字电路供电，数字电路没有电源则不能唤醒低压降稳压器，这样低压降稳压器在睡眠和唤醒状态之间存在一自锁机制，如何打破这一自锁机制是一件很复杂的事情，需要为此设计很多控制电路，当控制电路设计不好就会造成解锁失败；而且低压降稳压器关闭后，记忆在数字电路中的状态均会丢失，唤醒后这些状态又需要重新设定。

使低压降稳压器在睡眠时更节能的另一解决方案是，采用动态电流反馈装置来实时监测低压降稳压器的输出电流，并根据输出电流的大小来调节低压降稳压器的偏置电流。这样使低压降稳压器在重负载情况下驱动能力很强，在轻负载或睡眠时静态电流极低。该解决方案的不足之处在于，由于动态电流反馈装置的加入，低压降稳压器将增加一个正反馈的环路，使得低压降稳压器容易出现不稳定状态，具体以图1的一种该方法实施例为例说明如下：

低压降稳压器包括第一运放、第二运放及PMOS管M1所分别代表的输入级、缓冲级和输出级，其中反馈通路有两条。一条是由电流反馈装置组成的电流正反馈：对PMOS M1的栅极电压进行采样并将之转换为电流输出给第一运放、第二运放。另一条是由电阻R1、R2组成的电压负反馈，对低压降稳压器的输出电压进行采样并按一定比例系数反馈至第一运放的正输入端。由于电流正反馈环路的存在，必须对所述低压降稳压器进行特殊处理来保持系统稳定。图1方案在输入级的输出端与输出级的输出端之间串接一个电阻R3和电容C2所组成的串联支路，来起到稳定性补偿作用，一定程度上抑制了低压降稳压器出现不稳定的工作状态，但要设计一个稳定的该低压降稳压器系统并以集成电路来实现还是非常困难的。

发明内容    本发明要解决的技术问题在于避免上述现有技术的不足之处而提供一种极低静态电流的低压降稳压器，解决现有技术低功耗低压降稳压器系统不稳及设计难度大的问题。

为解决上述技术问题，本发明的基本构思为：采用动态电流反馈装置来降低低压降稳压器的睡眠功耗是解决问题的方向，而保持系统稳定的关键是让系统保持负反馈，若有措施使低压降稳压器的开环增益在0dB以上的频段总是处于负反馈状态，则可有效解决引入动态电流反馈装置所带来的稳定性问题；在动态电流反馈装置上安装一低通滤波器来降低正反馈环路的主极点，同时电流反馈装置的直流反馈电流不受低通滤波器的影响，无疑可以起到上述特定频段内让系统保持负反馈的作用。

作为实现本发明构思的技术方案是，提供一种极低静态电流的低压降稳压器，包括误差放大电路、输出电路、电压反馈电路和电流反馈装置；所述误差放大电路将参考电压V_ref与来自所述电压反馈电路的反馈电压之差值放大送至所述输出电路的输入端，电压反馈电路根据所述输出电路的输出电压V_out来产生所述反馈电压往所述误差放大电路，且所述误差放大电路、输出电路和电压反馈电路共同组成一个负反馈环路，使所述输出电压V_out保持稳定；所述电流反馈装置的输入端连接所述输出电路的输入端，将该输出电路的输入端电压之变化转换成送往所述误差放大电路的反馈电流之变化，且所述误差放大电路和电流反馈装置共同组成一个正反馈环路，使该误差放大电路的偏置电流随所述低压降稳压器的负载变重而增大，随负载变轻而减小；还包括为该低压降稳压器提供偏置电流的偏置电流源；尤其是，还包括低通滤波器，附加在所述电流反馈装置上，用来降低所述正反馈环路的主极点。