[发明专利]一种80G容量异步ODU0的交叉实现方法

说明书

技术领域

本发明涉及OTN（光传送网）设备领域，具体说是一种80G容量异步ODU0的交叉实现方法。尤指G.709映射体系中描述的ODUO（光数据单元0）信号从异步的ODU1（光数据单元1）、ODU2（光数据单元2）中提取出来进行大容量小颗粒异步交叉的实现方法。

背景技术

随着宽带业务的迅速发展，以及软交换、3G（第三代移动通信技术）等新型业务的逐渐兴起，在城域网中IP（互连网协议）业务逐渐成为最大的业务类型，而且多以GE（千兆以太网）业务为主。2009年12月 G.709映射体系规定了GE业务的ODU0承载方式，因此在OTN设备中对小颗粒ODU0的大容量调度及维护处理显得非常重要。目前用于ODU0交叉处理的专用应用芯片还没面世，因此需要采用FPGA（现场可编程阵列）器件来自主开发。

在设备中，背板ODU1、ODU2信号都是异步接入的，总共需要接入m个ODU1和n个ODU2信号，其中m+4n≤32，容量为80G。由于接入的ODU1、ODU2信号相互异步，这样从异步的ODU1、ODU2中提取的ODU0信号同样是异步信号。最极端的情况是：接入32路异步ODU1信号，从32路ODU1中解映射出64路ODU0信号，每路ODU1解映射的两路ODU0信号是时钟同步的，但是不同ODU1解映射的ODU0是时钟异步的，总共存在32组异步的ODU0信号。另一种极端情况是：接入8路ODU2信号，每路ODU2解映射出8路时钟同步的ODU0信号，从8路ODU2解映射出64路ODU0信号，但不同ODU2解映射的ODU0信号是时钟异步的，共8组异步ODU0信号。

G.709协议中ODU0信号标称速率是1 244 160 kbit/s，采用并行8比特的方式处理，则时钟速率下降为155 520 kHz。设备要实现64路异步并行的ODU0信号全交叉功能，如果直接进行高速的异步并行数据交叉处理，根据目前FPGA器件的时钟交叉选择资源及时序控制原理，直接实现是不可行的。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种80G容量异步ODU0的交叉实现方法，使得大容量异步ODU0的交叉在FPGA器件中得以实现。

为达到以上目的，本发明采取的技术方案是：

一种80G容量异步ODU0的交叉实现方法，其特征在于：首先构建64路ODU0的同步化处理单元和64路同步化处理后的ODU0信号交叉输出模块。

所述同步化处理单元中包括64个同步处理模块，完成64路并行ODU0信号的同步化，所述64路并行ODU0信号为64路异步ODU0信号，64路并行ODU0信号包括：输入的64路异步ODU0信号以及相应的64路随路时钟信号。

64路异步ODU0信号和64路随路时钟信号分别经过64个同步处理模块后，将所有异步信号变为同一时钟域的信号，共64组信号，全部同步在时钟REF_CLK上，REF_CLK是本地参考时钟，也是所有ODU0信号需要同步输出的时钟。

然后在这一时钟域进行全交叉处理，最后将全交叉的数据经过后端成帧处理后数据输出。

所述完成64路并行ODU0信号的同步化的具体步骤为：

将同一路的异步ODU0信号和随路时钟信号同时送入一个同步处理模块。

在上述技术方案的基础上，在并行ODU0信号的同步化处理中，为了在输出端口无损伤的刻画出输入的数据，要求时钟REF_CLK比随路时钟信号ODU0_CLK稍快，这样通过增加数据使能的方式能够完全同步刻画输入的数据。

在上述技术方案的基础上，并行ODU0信号同步化后，按照同步电路设计方法进行交叉处理，只需满足同步设计的时序要求就能够正确的实现交叉功能，最后将交叉后的ODU0颗粒映射到ODU1、ODU2颗粒中，实现异步ODU1、ODU2信号中ODU0颗粒的全交叉功能。

在上述技术方案的基础上，在将异步信号变为同一时钟域的信号时，每一路异步ODU0信号在时钟域转换时产生数据使能信号。

在上述技术方案的基础上，在64路异步ODU0信号的同步化过程中，采用ODU2信号并行16比特传送的标称时钟作为参考时钟，时钟频率为156.832Mhz，具体步骤如下：

将64路ODU0信号通过FIFO模块进行同步化处理，在156.832Mhz的时钟域通过数据使能完全刻画155.520Mhz时钟域的异步ODU0数据，使所有的64路异步ODU0信号都同步到本地的参考时钟REF_CLK上，达到数据同步的功能。