[发明专利]稳压器

说明书

技术领域

本发明有关于一种稳压器，且特别有关于一种具有高电源抑制比(Power Supply Rejection Ratio，PSRR)之稳压器。

背景技术

在各种系统中，稳压器用来提供一个稳定的电压给系统中的其他电路使用。一般而言，最好在各种负载、操作频率等情况下，稳压器都能提供一个稳定的电压。换言之，电压稳压器设计用于在电子应用中能够提供并保持固定的电压，其中低压降(low dropout，LDO)电压稳压器是一种直流线性电压稳压器，其具有非常小的输入输出差动电压以及相对低的输出噪声。

电源抑制比(PSRR)用来评估电压稳压器的有效性，即测量从供应电源传输到电压稳压器的输出电压的噪声量。高PSRR是表示所传输的噪声量为少量，而低PSRR是表示所传输的噪声量为大量。高PSRR，尤其是在由电压稳压器所供应的具有广泛操作频率范围的装置内，是难以实现的。

举例来说，假如全数字式锁相回路(all digital phase locked loop，ADPLL)的晶体振荡器(crystal oscillator，XO)和数字控制振荡器(digitally controlled oscillator，DCO)由同一低压降稳压器所供应。如果晶体振荡器所产生的频率信号会反弹(kick back)回其本身的供应电压，则频率信号可能会再反弹至低压降稳压器的供应电压。若高频PSRR在频率偏移或频率范围不够高的话，则反弹噪声可能会影响到数字控制振荡器的供应电压。为了防止去敏(de-sensing)或干扰的问题发生，高PSRR性能是非常重要的。

发明内容

本发明提供一种稳压器，用以于一输出节点提供一低压降电压，其包括：一核心电路和至少一复制单元，该核心电路，包括：一放大器，具有用于接收一输入电压的一非反相输入端、一反相输入端以及一输出端；一第一电阻，耦接于一接地端以及该放大器的反相输入端之间；一第二电阻，具有耦接于该放大器的反相输入端的一第一端以及一第二端；以及一基本单元，包括：一第一晶体管，耦接于一第一电压源以及该第二电阻的第二端之间，具有一栅极；一第一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，用以提供一偏压电流；一第二晶体管，具有耦接于该第二电阻的第二端的一第一端、耦接于该放大器的输出端的一栅极以及一第二端，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管；以及一第一电流镜，耦接于一第二电压源、该第一电流源以及该第二晶体管的第二端；该至少一复制单元，根据该放大器的输出端的电压在该输出节点产生该低压降电压，其中该低压降电压的电压水平是根据该输入电压以及该第二电阻与该第一电阻的比值而决定。

上述稳压器能够使复制单元产生的低压降电压驱于稳定。

再者，本发明提供另一稳压器，包括：一基本单元以及至少一复制单元以及一放大单元，其中，该基本单元和该复制单元各包括：一第一晶体管，具有耦接于一第一电压源的一第一端、一栅极及一第二端；一电流源，耦接于该第一电压源以及该第一晶体管的栅极之间，提供一偏压电流；一第二晶体管，具有耦接于该第一晶体管的第二端的一第一端、一栅极及一第二端；以及一电流镜，耦接于一第二电压源、该电流源以及该第二晶体管的第二端；该放大单元，包括耦接于该第二晶体管的栅极的一输出端以及一反馈端，用以在该反馈端放大该放大单元的输入电压，其中该第一晶体管及该第二晶体管为不同类型的金氧半导体晶体管；其中该基本单元的该第一晶体管的第二端耦接于该放大单元的反馈端，且该复制单元的该第一晶体管的第二端耦接于该稳压器的该输出节点，使得该放大单元与该基本单元形成一反馈回路，以及该复制单元根据该反馈回路中该放大单元的输出端的电压而产生该低压降电压。

上述稳压器通过采用结构相似的基本单元以及复制单元，以及基本单元、复制单元与放大单元的连接关系，可以使PSRR的性能提高。

附图说明

图1为本发明一实施例提供的稳压器结构图；

图2为本发明另一实施例提供的稳压器结构图；以及

图3为本发明又一实施例提供的稳压器结构图。

具体实施方式

下文描述是实现本发明的较佳实施例，这些描述是为了阐述本发明的基本思想，不应理解成对本发明的限制。本发明的范围由所附加的权利要求所决定。

为让本发明的该基本思想和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

实施例：