[发明专利]基于相变存储单元的非易失性D触发器电路及实现方法

权利要求书

1.一种基于相变存储单元的非易失性D触发器电路，其特征在于，包括D触发器单元（1）和相变存储单元（2）；所述D触发器与所述相变存储单元串联连接。

2.如权利要求1所述基于相变存储单元的非易失性D触发器电路，其特征在于，所述D触发器单元（1）包括第一与非门（12）的输出端（3）、第二与非门（13）的输出端（4）、D触发器的输出端（5）、D触发器的反相输出端（6）、与非门（12、13、14、15）、反相器（11）、D触发器输入端、时钟信号输入端；

所述D触发器输入端与所述反相器（11）、第一与非门（12）的输入端连接，所述反相器（11）的另一端与所述第二与非门（13）的输入端连接，时钟信号输入端分别与所述第一与非门（12）的输入端、第二与非门（13）的 输入端连接，所述第一与非门（12）的输出端（3）与第三与非门（14）的输入端连接，所述第二与非门（13）的输出端（4）与第四与非门（15）的输入端连接，所述第三与非门（14）的输出端与所述第四与非门（15）的输入端、D触发器的输出端（5）连接，所述第四与非门（15）的输出端与所述第三与非门（14）的输入端、D触发器的反相输出端（6）连接。

3.如权利要求2所述基于相变存储单元的非易失性D触发器电路，其特征在于，所述相变存储单元（2）包括相变电阻（7、8）和控制晶体管（9、10）；

所述第一相变电阻（7）的正极与所述D触发器的输出端（5）连接，负极与所述第一控制晶体管（9）的漏极；所述第一控制晶体管（9）的源极与位线连接，栅极与所述存储和恢复控制信号端连接；

所述第二相变电阻（8）的正极与所述D触发器的反相输出端（6）连接，负极与所述第二控制晶体管（10）的漏极连接；所述第二控制晶体管（10）的源极与所述反位线连接，栅极与所述存储和恢复控制信号端连接。

4.如权利要求1所述基于相变存储单元的非易失性D触发器电路，其特征在于，通过编程电流对所述控制晶体管（9、10）的栅极的控制来实现对于所述相变存储单元电阻值的编程。

5.如权利要求1所述基于相变存储单元的非易失性D触发器电路，其特征在于，所述D触发器可以是JK触发器，T触发器或RS触发器。

6.如权利要求3所述基于相变存储单元的非易失性D触发器电路，其特征在于，所述相变存储单元的相变材料可以是锗锑碲，硅锑碲或铝锑碲。

7.如权利要求1所述基于相变存储单元的非易失性D触发器电路的实现方法，其特征在于，包括：步骤A：存储数据和/或步骤B：恢复数据。

8.如权利要求6所述基于相变存储单元的非易失性D触发器电路的实现方法，其特征在于，当存储数据时：

步骤A1：将所述位线与反位线接地，时钟信号输入端保持低电平状态；

步骤A2：对所述存储和恢复控制信号端进行控制，对所述第一相变电阻（7）和第二相变电阻（8）进行编程，当所述D触发器输出端（5）或D触发器反相输出端（6）的状态为高电平时，与其相连的相变电阻会被编程，另外一个保持不变；

步骤A3：将所述位线与反位线同时接高电平并控制所述存储和恢复控制信号端，当所述D触发器输出端（5）或D触发器反相输出端（6）的状态为低电平时，与其相连的相变电阻会被编程，另外一个保持不变；

步骤A4：将所述存储与恢复控制信号端设为低电平完成存储过程。

9.如权利要求6所述基于相变存储单元的非易失性D触发器电路的实现方法，其特征在于，当恢复数据时：

步骤B1：时钟信号输入端保持低电平状态；

步骤B2：对所述位线与反位线进行预充电，将所述存储和恢复控制信号端设为高电平；

步骤B3：所述第一相变电阻（7）和第二相变电阻（8）的电阻状态对所述D触发器的输出端（5）和D触发器反相输出端（6）进行初始化，恢复掉电前的状态；

步骤B4：将所述存储与恢复控制信号端设为低电平完成恢复过程。