[发明专利]防止浅沟槽隔离边缘漏电的方法

说明书

技术领域

本发明涉及一种半导体集成电路中防止边缘漏电的方法，特别是涉及一种防止浅沟槽隔离(STI)边缘漏电的方法。

背景技术

在半导体制造过程中，浅沟槽隔离(Shallow Trench Isolation，STI)工艺具有隔离效果好，占用面积小等优点。典型的STI工艺流程包括：硅衬底上的氧化硅(pad oxide)和氮化硅淀积、STI硅槽刻蚀、氧化硅(HDP Oxide)的填入、氧化硅的化学机械研磨(CMP)、氮化硅和氧化硅(pad oxide)的去除。

然而，在采用了borderless孔(浅沟槽隔离边缘，如图1所示)的产品设计中，但由于某些原因(例如应力方面的考虑等)，又不能采用硅接触孔的刻蚀阻挡层，结果就是硅接触孔刻蚀工艺的窗口非常的小，从而导致如下问题：

1)当刻蚀不足时，会导致硅接触孔不通；

2)当刻蚀过多时，会导致borderless孔在浅沟槽隔离(STI)边缘漏电。

因此，急需解决borderless的硅接触孔刻蚀中存在的问题。

发明内容

本发明要解决的技术问题是提供一种防止浅沟槽隔离边缘漏电的方法。该方法通过在浅沟槽隔离(STI)上部硅边缘形成氮化硅侧墙(spacer)，从而能防止在浅沟槽隔离(STI)边缘漏电的情况，并能扩大硅接触孔刻蚀工艺窗口。

为解决上述技术问题，本发明的防止浅沟槽隔离边缘漏电的方法，包括步骤：

1)在浅沟槽隔离上部硅边缘形成氮化硅侧墙；

2)当进行硅接触孔刻蚀时，采用对氮化硅和硅都为高选择比(大于10∶1)的工艺，刻蚀二氧化硅，使得在浅沟槽隔离边缘的孔刻蚀停止在该氮化硅侧墙层。

所述步骤1)可通过以下步骤实现：

(1)在多晶硅栅极(gate poly Si)上的氮化硅侧墙(spacer)膜成长之前，采用各向异性的干法刻蚀，全面刻蚀二氧化硅氧化层，并使得浅沟槽隔离内的部分二氧化硅氧化层被刻蚀掉，例如1/3；

(2)在多晶硅栅极上，成长氮化硅侧墙膜：即按常规工艺流程中的多晶硅栅极氮化硅侧墙膜成长步骤；

(3)干法刻蚀氮化硅侧墙膜：即按常规工艺流程中的多晶硅栅极氮化硅侧墙膜干法刻蚀步骤。

本发明的有益效果如下：

1)在浅沟槽隔离上部硅边缘形成氮化硅侧墙，利用氮化硅的绝缘特性，防止在浅沟槽隔离边缘漏电的情况，扩大硅接触孔刻蚀工艺窗口；

2)由于增加的该氮化硅侧墙只存在于浅沟槽隔离上部硅边缘，所以不会对有源区产生任何影响。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是borderless孔的硅接触孔；

图2是本发明的在多晶硅栅极上的氮化硅侧墙膜成长之前的示意图；

图3是本发明的全面刻蚀二氧化硅氧化层的示意图；

图4是本发明的在多晶硅栅极上成长的氮化硅侧墙膜的示意图；

图5是本发明形成的氮化硅侧墙示意图；

图6是本发明的在硅接触孔刻蚀时，在浅沟槽隔离边缘的孔刻蚀停止在氮化硅侧墙的示意图；

图7是本发明的borderless孔的硅接触孔示意图。

具体实施方式

本发明的防止浅沟槽隔离边缘漏电的方法，包括步骤：

(1)在多晶硅栅极上的氮化硅侧墙膜成长之前(如图2所示)，采用各向异性的干法刻蚀，全面刻蚀二氧化硅氧化层，并使得浅沟槽隔离内的二氧化硅氧化层被刻蚀掉一部分，例如1/3(如图3所示)；

(2)在多晶硅栅极上，按照常规工艺流程中的多晶硅栅极氮化硅侧墙膜成长步骤，成长氮化硅侧墙膜(如图4所示)；

(3)按常规工艺流程中的多晶硅栅极氮化硅侧墙膜干法刻蚀步骤，刻蚀氮化硅侧墙膜；

由于浅沟槽隔离上部硅边缘到浅沟槽隔离内的二氧化硅的所形成的高度差，在形成多晶硅栅极上的氮化硅侧墙的时候，在浅沟槽隔离上部硅边缘也会同时形成氮化硅侧墙(如图5所示)；

(4)随后按常规工艺流程，当进行到硅接触孔刻蚀时，采用对氮化硅和硅都为选择比大于10∶1的的刻蚀工艺，刻蚀二氧化硅氧化层，使得在浅沟槽隔离边缘的孔刻蚀停止在该氮化硅侧墙(如图6所示)。

按照上述步骤进行操作，最终得到的borderless孔的硅接触孔，如图7所示。

本发明通过浅沟槽隔离上部硅边缘形成氮化硅侧墙，然后在硅接触孔刻蚀的时候，采用对氮化硅和硅都是选择比大于10∶1的工艺刻蚀二氧化硅，这样就可以使得在浅沟槽隔离边缘的孔刻蚀停止在该氮化硅侧墙层。由于氮化硅具有绝缘特性，因此，可以防止在浅沟槽隔离边缘漏电的情况，扩大硅接触孔刻蚀工艺窗口。另外，本发明氮化硅侧墙只存在于浅沟槽隔离上部硅边缘，因此，不会对有源区产生影响。