[发明专利]具有偏置阱的高压电阻器

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及具有偏置阱的高压电阻器。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC更小更复杂。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。

可以在半导体晶圆上制造各种类型的无源电路元件。例如，可以将电阻器形成为晶圆上的无源电路元件。在一些应用方式中，需要利用这些电阻器来承受高压，例如几百伏特高的电压。然而，在达到足够高的电压之前，传统的高压电阻器就可能会遇到器件击穿问题。

因此，尽管现有的高压电阻器通常足以完成其预期目的，但是并非在各个方面都完全令人满意。

发明内容

为解决上述问题，本发明提供了一种半导体器件，包括：掺杂区域；绝缘器件，被设置在掺杂区域的部分上方；电阻器，被设置在绝缘器件上方，其中，电阻器在一个末端处包括第一端，并在相对末端处包括第二端；以及互连结构，被设置在电阻器上方，其中，互连结构连接到掺杂区域和电阻器的部分，电阻器的部分设置在第一端和第二端之间。

其中：电阻器具有长度L；电阻器的部分电连接到掺杂区域，电阻器的部分与第一端和第二端中的一个分隔开沿着电阻器测量出的距离；以及距离处于长度L的大约40％到长度L的大约60％的范围内。

其中，多晶硅电阻器的部分电连接到掺杂区域，掺杂区域与第一端和第二端的距离大致相同。

其中，掺杂区域被设置在衬底中，衬底的掺杂极性与掺杂区域的掺杂极性相反。

其中：电阻器包含多晶硅材料；以及绝缘器件包含介电材料。

其中：掺杂区域包括重掺杂部分，重掺杂部分被设置在掺杂区域的上表面上并且邻近绝缘区域；并且互连结构包括：第一接触件，连接到掺杂区域的重掺杂部分；第二接触件，连接到电阻器的部分；以及互连线，连接到第一接触件和第二接触件。

其中，电阻器具有以下形状中的一种：之字形、方形、以及螺旋形。

其中，掺杂区域包括埋阱。

此外，本发明还提供了一种半导体器件，包括：衬底，以第一掺杂极性进行掺杂；掺杂阱，位于衬底中，掺杂阱具有第二掺杂极性，第二掺杂剂性与第一掺杂极性相反；介电结构，位于掺杂阱上，其中，掺杂阱邻近介电结构的部分的掺杂浓度比掺杂阱的其余部分的掺杂浓度更高；以及伸长的多晶硅结构，位于介电结构上；其中：伸长的多晶硅结构具有长度L；掺杂阱邻近介电结构的部分电连接到伸长的多晶硅结构的部分，伸长的多晶硅结构的部分与伸长的多晶硅结构的中点相距预定距离，预定距离是沿着伸长的多晶硅结构测量出的；以及预定距离处于大约0*L到大约0.1*L的范围内。

该半导体器件进一步包括：互连结构，位于伸长的多晶硅结构上方；其中：互连结构包括多个接触件和互连线；并且掺杂阱邻近介电结构的部分通过接触件的子集和互连线的子集电连接到伸长的多晶硅结构的部分。

其中：伸长的多晶硅结构包括两个末端；并且伸长的多晶硅结构的中点基本上与两个末端距离相等。

其中：介电结构包括场氧化物；衬底掺杂有P-型掺杂剂；并且掺杂阱掺杂有N-型掺杂剂。

其中，伸长的多晶硅结构具有以下形状中的一种：之字形、方形、以及螺旋形。

此外，本发明还提供了一种制造半导体器件的方法，包括：在衬底中形成掺杂阱；在掺杂阱上方部分地形成介电结构；在介电结构上方形成伸长的电阻器，伸长的电阻器具有第一末端和第二末端，第二末端与第一末端相对；以及在伸长的电阻器上方形成互连结构，其中，互连结构将掺杂阱和设置在第一末端和第二末端之间的伸长的电阻器的部分连接在一起。

其中：伸长的电阻器具有长度L和中点，中点被设置为与第一末端和第二末端的距离为0.5*L；并且伸长的电阻器的部分被设置为与中点的距离小于大约0.1*L。

其中，伸长的电阻器的部分基本上被设置在中点处。

其中：执行形成伸长的电阻器的步骤，使得伸长的电阻器包含多晶硅材料；以及执行形成介电结构的步骤，使得介电结构包含场氧化物。

其中，执行形成伸长的电阻器的步骤，使得伸长的电阻器包括以下形状中的一种：之字形、方形、以及螺旋形。