[发明专利]MOS器件及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种MOS器件及其形成方法。

背景技术

MOS器件是集成电路中的基本元件之一。近年来，半导体行业中出现了采用在半导体区域上形成金属硅化物来减小现有的MOS器件的接触电阻。

图1所示为现有技术中的金属硅化物MOS器件的结构示意图。参考图1，该MOS器件包括：半导体衬底10、形成在衬底10上的栅极绝缘层11以及栅极12，该栅极绝缘层11以及栅极12的侧边形成有绝缘侧墙13，栅极12两侧形成有均具有深结与浅结的源区14与漏区15；此外，栅极12、源区14与漏区15形成有金属硅化物(见图1中阴影区域)以减小接触电阻。

然而，本发明人发现，上述结构存在一些缺陷，具体地讲，该结构的硅化物在源区14与漏区15的覆盖范围太小，以致沟道内形成电子流或空穴流时，电阻过大；但减薄该侧墙13，形成大的覆盖范围的硅化物时，又会造成源区14与漏区15出现漏电现象。

有鉴于此，实有必要提出一种新的MOS器件及其形成方法，既可以减小接触电阻，又不会造成源区与漏区漏电现象的。

发明内容

本发明实现的目的是提出一种新的MOS器件及其形成方法，既可以减小接触电阻，又不会造成源区与漏区漏电现象。

为实现上述目的，本发明提供一种MOS器件的形成方法，包括：

提供半导体衬底；所述半导体衬底至少包括三个区域，其中，第一区域用于形成栅极区，与第一区域相邻的第二区域、第三区域分别用于形成源区与漏区；

刻蚀所述第一区域的半导体衬底形成开口，在所述开口内形成栅极绝缘层，之后形成部分位于所述开口内的栅极层；

在所述第二区域、第三区域分别进行不同深度的掺杂，形成均具有深结与浅结的源区与漏区；

在所述栅极层形成金属硅化物栅，源区与漏区形成金属硅化物接触。

可选地，刻蚀所述第一区域的半导体衬底形成开口，在所述开口内形成栅极绝缘层，之后形成部分位于所述开口内的栅极层步骤包括：

在所述半导体衬底上形成第一介电层；

在所述第一介电层上定义出栅极区域；去除所述栅极区域的所述第一介电层及部分半导体衬底形成所述开口；

淀积栅极绝缘材质形成栅极绝缘层，所述栅极绝缘材质未填满所述开口；

淀积栅极材质形成栅极层，所述栅极材质填满所述开口，去除开口外的所述栅极绝缘材质及栅极材质；

去除所述第二区域与第三区域的第一介电层。

可选地，刻蚀所述第一区域的半导体衬底形成开口，在所述开口内形成栅极绝缘层，之后形成部分位于所述开口内的栅极层步骤包括：

在所述半导体衬底上依次形成第一介电层与第二介电层；

在所述第二介电层上定义出栅极区域；去除所述栅极区域的所述第二介电层、所述第一介电层及部分半导体衬底形成所述开口；

淀积栅极绝缘材质形成栅极绝缘层，所述栅极绝缘材质未填满所述开口；

淀积栅极材质形成栅极层，所述栅极材质填满所述开口，去除开口外的所述栅极绝缘材质及栅极材质；

去除所述第二区域与第三区域的第一介电层及第二介电层。

可选地，在所述第二区域、第三区域分别进行不同深度的掺杂，形成均具有深结与浅结的源区与漏区步骤包括：

在所述栅极层两侧形成第一侧墙；

对所述第二区域与所述第三区域进行离子注入形成深结；

去除所述第一侧墙；

在所述栅极层两侧形成第二侧墙，所述第二侧墙厚度小于所述第一侧墙；

对所述第二区域与所述第三区域进行离子注入形成浅结。

可选地，在所述栅极层形成金属硅化物栅，源区与漏区形成金属硅化物接触步骤包括：

在所述栅极层、源区与漏区淀积金属层；

高温下，所述栅极层材质、源区材质与漏区材质分别与其上的金属层反应形成金属硅化物。

可选地，所述半导体衬底为硅，所述金属层材质为钛、锂、钙、镁、铁中的至少一种。

可选地，所述第一介电层材质为二氧化硅。

可选地，所述第一介电层材质为二氧化硅，所述第二介电层材质为氮化硅，去除开口外的所述栅极绝缘材质及栅极材质步骤中，所述去除方法为CMP。

可选地，所述第一侧墙材质为氮化硅，所述第二侧墙材质为二氧化硅。