[发明专利]半导体器件及其制造方法以及电源装置

说明书

技术领域

本文中讨论的实施方案涉及半导体器件及其制造方法以及电源装置。

背景技术

氮化物半导体器件特征在于其较高的饱和电子速度和较宽的带隙。通过利用这类特征开发具有较高耐受电压和较高输出的器件的努力很活跃。

特别地，用于具有较高耐受电压和较高输出的这类器件的一类氮化物半导体器件为场效应晶体管，特别是高电子迁移率晶体管(HEMT)。

例如，存在包括HEMT结构的GaN-HEMT，其中AlGaN电子供给层堆叠在GaN电子传输层上。在GaN-HEMT中，由于AlGaN和GaN的晶格常数差异，所以在AlGaN中产生应变，该应变将诱导压电极化。通过AlGaN的压电极化和自发极化产生高密度二维电子气(2DEG)。由此，GaN-HEMT可提供具有较高耐受电压和较高输出的器件。

已开发出各种技术来在提供较高密度2DEG的GaN-HEMT中实现常闭操作。

例如，一种技术通过蚀刻栅电极正下方的电子供给层实现常闭操作。下文称该技术为第一技术。

或者，(有意注入载流子)存在在有意注入载流子这点上基于完全不同于结型场效应晶体管(JFET)的原理进行操作的器件。具体地，器件中的另一技术通过仅在栅电极正下方提供具有p-型导电性的半导体层实现常闭操作。下文称该技术为第二技术。另一技术提供了一种包括在栅电极正下方具有p-型导电性的区域而在其余区域中提供高电阻区的氮化物半导体层。在该技术中，在该较高电阻区上提供了氢阻挡膜或氢扩散膜。下文称该技术为第三技术。

发明内容

然而，在以上描述的上述第一技术中，蚀刻引起沟道区域附近受损，这使得沟道区域中的电阻和漏电流增加。

在上述第二技术中，需要通过蚀刻等移除在栅电极正下方之外的区域中形成的具有p-型导电性的半导体层。这引起沟道区域附近受损，导致沟道区域中电阻的增加。

根据实施方案的一个方面，本发明的半导体器件和电源装置包括：包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；提供在所述氮化物半导体堆叠结构上方并包括活化区域和非活化区域的p-型氮化物半导体层；提供在所述p-型氮化物半导体层中的非活化区域上的n-型氮化物半导体层；以及提供在所述p-型氮化物半导体层中的活化区域上方的栅电极。

根据实施方案的另一方面，本发明的制造半导体器件的方法包括：形成包括载流子传输层和载流子供给层的氮化物半导体堆叠结构；在所述氮化物半导体堆叠结构上方形成p-型氮化物半导体层；在所述p-型氮化物半导体层上形成n-型氮化物半导体层；移除所述n-型氮化物半导体层的一部分；通过进行热处理在所述p-型氮化物半导体层的一部分中形成活化区域；以及在所述p-型氮化物半导体层中的活化区域上方形成栅电极。

附图说明

图1为示出根据第一实施方案的半导体器件(GaN-HEMT)的结构的横截面示意图；

图2A为AlGaN/GaN-HEMT的能带结构概图；

图2B为其中在栅电极正下方的AlGaN层上提供p-GaN层(具有p-型导电性的GaN层)的能带结构概图；

图2C为其中在除了栅电极正下方之外的区域上方、即沟道区域上方存在i-GaN的能带结构概图；

图3为根据第一实施方案的半导体器件(GaN-HEMT)的能带结构概图；

图4A-4C为示出制造根据第一实施方案的半导体器件(GaN-HEMT)的方法的横截面示意图；

图5A-5D为示出制造根据第一实施方案的半导体器件(GaN-HEMT)的方法的横截面示意图；

图6为示出根据第一实施方案的变化方案的半导体器件(GaN-HEMT)的结构的横截面示意图；

图7为示出根据第二实施方案的半导体器件(半导体封装)的结构的平面示意图；和

图8为示出根据第二实施方案的电源装置中包括的PFC电路的结构的示意图。

具体实施方式

上述第三技术难以在沟道区域中保持低电阻。

因此，需要实现常闭操作同时在沟道区域中保持低电阻。

下文将结合附图描述根据实施方案的半导体器件及其制造方法以及电源装置。

[第一实施方案]

下面结合图1-5D描述根据第一实施方案的半导体器件及其制造方法。

根据该实施方案的半导体器件为化合物半导体器件，特别是使用氮化物半导体材料的具有较高耐受电压和较高输出的器件。注意，这种半导体器件也称为氮化物半导体器件。