[发明专利]半导体集成电路装置

权利要求书

1.一种半导体集成电路装置，其特征在于，

包括：

(a)具有第1主面及第2主面的半导体芯片；

(b)设置在所述半导体芯片的所述第1主面上的SOI区域；

(c)设置在所述SOI区域内的第一N沟道MISFET区域及第一P沟道MISFET区域；

(d)为所述半导体芯片的所述第1主面侧、设置在所述第一N沟道MISFET区域内且具有High-k绝缘膜的第1栅极绝缘膜及具有金属层的第1栅极电极膜；

(e)为所述半导体芯片的所述第1主面侧、设置在所述第一P沟道MISFET区域内且具有High-k绝缘膜的第2栅极绝缘膜及具有金属层的第2栅极电极膜；

(f)在所述半导体芯片的内部、设置在所述第一N沟道MISFET区域内的N型MISFET背栅极杂质掺杂半导体区域；以及

(g)在所述半导体芯片的内部、设置在所述第一P沟道MISFET区域内的P型MISFET背栅极杂质掺杂半导体区域；

其中，所述N型MISFET背栅极杂质掺杂半导体区域或所述P型MISFET背栅极杂质掺杂半导体区域处于基准电位及电源电位以外的电位。

2.如权利要求1所述的半导体集成电路装置，其特征在于，所述N型MISFET背栅极杂质掺杂半导体区域或所述P型MISFET背栅极杂质掺杂半导体区域处于基准电位与电源电位之间的电位。

3.如权利要求2所述的半导体集成电路装置，其特征在于，

还包括：

(h)设置在所述半导体芯片的所述第1主面上的体区域；

(i)设置在所述体区域内的第二N沟道MI SFET区域及第二P沟道MISFET区域；

(j)为所述半导体芯片的所述第1主面侧、设置在所述第二N沟道MISFET区域内的第3栅极绝缘膜及具有金属层的第3栅极电极膜；以及

(k)为所述半导体芯片的所述第1主面侧、设置在所述第二P沟道MISFET区域内的第4栅极绝缘膜及具有金属层的第4栅极电极膜。

4.如权利要求3所述的半导体集成电路装置，其特征在于，所述第1栅极绝缘膜、所述第2栅极绝缘膜及所述第3栅极绝缘膜具有掺杂镧的High-k绝缘膜，所述第4栅极绝缘膜具有掺杂铝的High-k绝缘膜，所述第1栅极电极膜、所述第2栅极电极膜、所述第3栅极电极膜及所述第4栅极电极膜具有同一层叠结构。

5.如权利要求3所述的半导体集成电路装置，其特征在于，所述第1栅极绝缘膜及所述第3栅极绝缘膜具有掺杂镧的High-k绝缘膜，所述第2栅极绝缘膜及所述第4栅极绝缘膜具有非掺杂的High-k绝缘膜，所述第1栅极电极膜、所述第2栅极电极膜、所述第3栅极电极膜及所述第4栅极电极膜具有同一层叠结构。

6.如权利要求3所述的半导体集成电路装置，其特征在于，所述第1栅极绝缘膜及所述第2栅极绝缘膜具有掺杂镧的High-k绝缘膜，所述第3栅极绝缘膜及所述第4栅极绝缘膜不具有High-k绝缘膜，所述第1栅极电极膜、所述第2栅极电极膜、所述第3栅极电极膜及所述第4栅极电极膜具有同一层叠结构。

7.如权利要求3所述的半导体集成电路装置，其特征在于，所述第1栅极绝缘膜及所述第3栅极绝缘膜具有掺杂镧的High-k绝缘膜，所述第2栅极绝缘膜及所述第4栅极绝缘膜具有掺杂铝的High-k绝缘膜，所述第1栅极电极膜、所述第2栅极电极膜、所述第3栅极电极膜及所述第4栅极电极膜具有同一层叠结构。

8.如权利要求7所述的半导体集成电路装置，其特征在于，所述第1栅极绝缘膜及所述第2栅极绝缘膜具有非掺杂的High-k绝缘膜，所述第3栅极绝缘膜具有掺杂镧的High-k绝缘膜，所述第4栅极绝缘膜具有掺杂铝的High-k绝缘膜，所述第1栅极电极膜、所述第2栅极电极膜、所述第3栅极电极膜及所述第4栅极电极膜具有同一层叠结构。