[发明专利]非易失性存储器件

权利要求书

1.一种非易失性存储器件，包括：

第一存储体，所述第一存储体包括多个第一页缓冲器；

第二存储体，所述第二存储体包括多个第二页缓冲器；以及

地址计数器，所述地址计数器被配置为在执行读取操作的时段内在第一时刻之前响应于时钟对第一地址和第二地址计数，并且在所述第一时刻之后响应于存储体地址对所述第一地址和所述第二地址计数，

其中，所述第一页缓冲器的数据是响应于所述第一地址而顺序地输出的，所述第二页缓冲器的数据是响应于所述第二地址而顺序地输出的。

2.如权利要求1所述的非易失性存储器件，其中，所述第一时刻是命令锁存使能信号和地址锁存使能信号被使能的时刻。

3.如权利要求1所述的非易失性存储器件，其中，所述地址计数器在所述第一时刻之前在所述时钟的使能边沿对所述第一地址和所述第二地址计数，在所述第一时刻之后在所述存储体地址的使能边沿对所述第一地址计数，并在所述第一时刻之后在所述存储体地址的禁止边沿对所述第二地址计数。

4.如权利要求1所述的非易失性存储器件，其中，所述地址计数器在所述第一时刻之前不对所述存储体地址计数，在所述第一时刻之后响应于所述时钟对所述存储体地址计数。

5.如权利要求2所述的非易失性存储器件，其中，所述时钟在所述执行读取操作的时段开始的时刻被使能，并且所述时钟在所述命令锁存使能信号和所述地址锁存使能信号被禁止时被禁止。

6.如权利要求1所述的非易失性存储器件，其中，所述地址计数器在所述执行读取操作的时段开始之前不对所述第一地址和所述第二地址计数。

7.如权利要求1所述的非易失性存储器件，其中，输入至输入/输出焊盘的列地址是所述第一地址和所述第二地址的初始值。

8.如权利要求1所述的非易失性存储器件，其中，所述地址计数器包括存储体地址计数电路、第一地址计数电路和第二地址计数电路。

9.如权利要求8所述的非易失性存储器件，其中，所述存储体地址计数电路、所述第一地址计数电路和所述第二地址计数电路每个都包括多路复用单元和计数单元。

10.如权利要求9所述的非易失性存储器件，其中，所述存储体地址计数单元的多路复用单元基于计数信号来选择所述时钟或接地电压信号以输入至所述计数单元的时钟端子。

11.如权利要求9所述的非易失性存储器件，其中，所述第一地址计数电路和所述第二地址计数电路的多路复用单元基于计数信号来选择所述时钟或存储体地址信号以输入至所述计数单元的时钟端子。

12.如权利要求9所述的非易失性存储器件，其中，所述计数信号是基于读取/写入信号、命令锁存使能信号和地址锁存使能信号的输入的或门的输出。

13.一种非易失性存储器件，包括：

存储体，所述存储体包括多个页缓冲器；以及

地址计数器，所述地址计数器被配置为在执行读取操作的时段内在第一时刻之前响应于时钟而对地址计数，并在所述第一时刻之后响应于存储体地址而对所述地址计数，

其中，所述页缓冲器的数据是响应于所述地址而顺序地输出的。

14.如权利要求13所述的非易失性存储器件，其中，所述第一时刻是命令锁存使能信号和地址锁存使能信号被使能的时刻。

15.如权利要求13所述的非易失性存储器件，其中，所述地址计数器在所述第一时刻之前在所述时钟的使能边沿对第一地址和第二地址计数，在所述第一时刻之后在所述存储体地址的使能边沿对所述第一地址计数，且在所述存储体地址的禁止边沿对所述第二地址计数。

16.如权利要求13所述的非易失性存储器件，其中，所述地址计数器在所述第一时刻之前不对所述存储体地址计数，在所述第一时刻之后响应于所述时钟对所述存储体地址计数。

17.如权利要求14所述的非易失性存储器件，其中，所述时钟在所述执行读取操作的时段开始的时刻被使能，并且所述时钟在所述命令锁存使能信号和所述地址锁存使能信号被禁止时被禁止。

18.如权利要求13所述的非易失性存储器件，其中，所述地址计数器在所述执行读取操作的时段开始之前不对所述地址计数。