[发明专利]非易失性存储器件

说明书

相关申请的交叉引用

本申请要求2010年12月17日提交的韩国专利申请No.10-2010-0129599的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件。

背景技术

当非易失性存储器件执行读取操作时，数据被顺序地输出。例如，当首先经由输入/输出焊盘施加读取命令、并施加地址时，从施加的地址对地址计数，并顺序地输出储存在与每个地址相对应的页缓冲器中的数据。这样的读取操作被称作串行读取操作。下面描述非易失性存储器件的串行读取操作。

图1图示现有的非易失性存储器件。

图1所示的非易失性存储器件包括：包括多个第一页缓冲器A₁至A_N的第一存储体(bank)110、包括多个第二页缓冲器B₁至B_N的第二存储体120、以及对第一地址ADD1<0:A>和第二地址ADD2<0:A>计数的地址计数器130。

下面结合图1来描述非易失性存储器件的操作。

首先，当命令锁存使能(CLE)信号被使能为逻辑高电平时，读取命令被输入至输入/输出焊盘(图1中未示出)。随后，当地址锁存使能(ALE)信号被使能为逻辑高电平时，初始存储体地址BADD_INT、页地址、以及列地址ADD_INT<0:A>被输入至输入/输出焊盘。当加载信号LOAD被使能时，地址计数器130接收初始存储体地址BADD_INT和列地址ADD_INT<0:A>。

初始存储体地址BADD_INT指定在多存储体操作期间要输出第一存储体110的数据还是要输出第二存储体120的数据。列地址ADD_INT<0:A>指示从存储体110和存储体120的多个页缓冲器A₁至A_N和B₁至B_N中的哪个页缓冲器输出数据。另外，第一地址ADD1<0:A>的值指定多个第一页缓冲器A₁至A_N中的一个页缓冲器，第二地址ADD2<0:A>的值指定多个第二页缓冲器B1至BN中的一个页缓冲器。

随后，由页地址指定的字线WLK被使能。第一存储器阵列111中的与使能的字线WLK相对应的存储器单元的数据被储存在多个第一页缓冲器A₁至A_N中，第二存储器阵列121中的与使能的字线WLK相对应的存储器单元的数据被储存在多个第二页缓冲器B₁至B_N中。

所述非易失性存储器件在读取操作期间执行多存储体操作，所述多存储体操作是指输出储存在两个或更多个存储体中的数据。为了执行多存储体操作，地址计数器130从命令锁存使能(CLE)信号和地址锁存使能(ALE)信号被共同使能的时刻起对存储体地址BADD、第一地址ADD1<0:A>和第二地址信号ADD2<0:A>计数。下文中，命令锁存使能(CLE)信号和地址锁存使能(ALE)信号被共同使能的时刻被称为第一时刻。存储体地址BADD的初始值为初始存储体地址BADD_INT，第一地址ADD1<0:A>的初始值和第二地址ADD2<0:A>的初始值均为列地址ADD_INT<0:A>。

存储体地址BADD在时钟CLK的上升边沿被计数。储存在起始的第一页缓冲器A₃与终止的第一页缓冲器A_N-1之间的第一页缓冲器中的数据在存储体地址BADD的上升边沿被顺序地输出，所述起始的第一页缓冲器A₃和终止的第一页缓冲器A_N-1是在第一地址ADD1<0:A>被计数时由列地址ADD_INT<0:A>来指定的。储存在起始的第二页缓冲器B₃与终止的第二页缓冲器B_N-1之间的第二页缓冲器中的数据在存储体地址BADD的下降边沿被顺序地输出，所述起始的第二页缓冲器B₃和终止的第二页缓冲器B_N-1是在第二地址ADD2<0:A>被计数时由列地址ADD_INT<0:A>来指定的。