[发明专利]一种芯片垂直互联方法

说明书

技术领域

本发明涉及立体封装技术，具体地说是一种立体封装中芯片垂直互联方法。其不需要在芯片上制作通孔，利用光电转化的方式将电信号透过芯片以达到传输目的技术。

技术背景

我们知道，芯片的垂直互联是立体封装的关键技术。为了使芯片集成度更高，同时避免高密度下平面封装的长程互连导致的RC延迟，研究者们把目光投向了Z方向封装——立体封装。目前，随着立体封装规模的不断增加，通孔工艺的复杂性严重滞后了制造和加工的进度。

立体封装要在芯片间建立垂直互联。目前技术是在芯片上制作通孔，使电信号通过芯片传输，制作通孔的技术为硅通孔技术（TSV，Through-Silicon-Via）。硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间的互连，使芯片在三维方向堆叠的密度最大。

一般地，TSV的制作有三个主要步骤：硅通孔刻蚀、通孔隔离和通孔金属化。

硅通孔刻蚀又分为：（1）湿法刻蚀 湿法刻蚀是一种低制造成本且适合批量生产的硅通孔制作工艺，这是一种采用化学溶剂进行选择性的腐蚀技术。利用的是一些溶液在一定晶格方向上的更快腐蚀速率。刻蚀剂与表面接触、发生化学反应生成可溶解的副产物,反应生成物从表面移去。但此工艺只能满足低到中等引出端数封装的要求。此外，腐蚀过程在衬底产生泡沫而使图形的分辨变差，边缘区域的粗糙性尤差。甚至泡沫会阻止腐蚀达到需要的深度，使腐蚀速率变慢或停止。（2）激光加工 其可以精确定位硅通孔的位置，既不要求真空环境，也不需要光刻或掩膜，避免了光刻胶涂布、光刻曝光、显影和去胶等工艺步骤。但由于激光加工主要是依靠熔融硅而产生的通孔，所以通孔内壁的粗糙度和热损伤较高。（3） 深层等离子体刻蚀工艺（DRIE）：是一种等离子体化学反应与离子轰击双重作用的工艺方法。此工艺能制作出孔径小（>5μm）、纵深比高的垂直硅通孔，且与IC 工艺兼容；该工艺方法制作的通孔内壁平滑，对硅片的机械及物理损伤小，但其制作成本高。此外，如果刻蚀速率很高，就会增加表面粗糙度，如果硅刻蚀区域较大，刻蚀深度的不均匀性就会增大。（4） 光辅助电化学刻蚀（PAECE）：基本原理为2.5%的HF电解溶液中，以N型（100）硅圆片作为阳极，Pt金属板作为阴极，在高压Hg灯源的照射下空穴会集中于小孔的尖端处，从而使刻蚀反应发生在尖端附近，而实现垂直硅通孔的制作。此法制作出的垂直硅通孔具有较高的纵深比，孔径最小可达5μm，且制作设备简单、成本低，适合于大批量生产，但工艺过程较难控制，导致通孔内壁较粗糙，平整性较差，并且由于其工艺的特殊性，使其只能在（100）晶面的硅片上才能制作出垂直通孔。

通孔隔离  由于硅的导电性，所以必须在硅衬底与导电互连线之间形成电绝缘层和金属互连线对衬底的扩散阻挡层，硅通孔内的电绝缘层一般会用SiO₂，但金属（如Cu）会透过SiO₂向硅中扩散，最终会影响硅通孔的导电性和衬底硅的电路性能，因此要制作阻挡扩散层。

通孔金属化  通孔金属化的实现主要有电镀Cu、CVD淀积Cu、低压化学汽相淀积(LPCVD)重掺杂多晶硅和填充导电胶四种，电镀Cu为作为导电互连线成本低，但工艺控制难度大。金属有机化合物化学气相沉淀(MOCVD)淀积Cu成本较高，只适用于小硅通孔内（5μm）的金属化。LPCVD淀积重掺杂多晶硅制作工艺简单，但导电性能有限且寄生电容较大。填充导电胶容易在填充时产生气泡且工艺难度高，且导电性能低。

发明内容

本发明所要解决的技术问题是克服上述现有技术的不足，提供一种工艺简单，加工容易，制作成本低的芯片垂直互联方法。

本发明解决上述技术问题采用的技术方案是：一种芯片垂直互联方法，其特征是：其首先选取发射器件和接收器件，将发射器件和接收器件固定于芯片上；将电信号传导至芯片一侧的发射器件上，由发射器件将电信号转化为光信号；光信号透过芯片传输至芯片另一侧的接收器件，由芯片上接收器件将接收到的光信号转化为电信号，透过芯片的无通孔光垂直互联，实现芯片间信号传输。

本发明所述发射器件选用发光中心波长在800nm的LED芯片，接收器件选用硅光电二极管或光电晶体管。以保证光接收的效率。

本发明所述发射器件和接收器件可以通过硅胶或环氧树脂系胶结剂固定于芯片上。也可以通过丝球焊的方式固定于芯片上。还可以通过湿法刻蚀在芯片上加工出与发射器件和接收器件形状相一致的凹槽，然后将发射器件和接收器件利用硅胶或环氧树脂系胶结剂固定在凹槽内。