[发明专利]非易失性存储器件及其高速缓存编程方法

说明书

相关申请的交叉引用

本申请要求2010年12月21日提交的韩国专利申请No.10-2010-0131395的优先权，其全部内容以引用的方式并入本文中。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件，且更具体而言，涉及一种非易失性存储器件的高速缓存(cache)编程操作。

背景技术

根据当切断电源时是否保持数据，将存储器件划分成易失性存储器件和非易失性存储器件。当断电时，易失性存储器件会丢失数据，其中动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM)器件为示例性的易失性存储器件。另一方面，即使断电，非易失性存储器件也保留储存在其中的数据，其中快闪存储器件为示例性的非易失性存储器件。

快闪存储器件可以使用高速缓存编程方法来提高编程速率。根据高速缓存编程方法，在执行编程操作时，提前接收下一个编程操作的数据且将所述数据储存在寄存器(例如，页缓冲器中可用的锁存器)中，且在完成当前编程操作之后，对已储存在寄存器中的下一个编程操作的数据依次进行编程。

由于在当前编程操作期间应接收下一个编程操作的数据，所以高速缓存编程操作的电流峰值会增加。此外，当电流峰值超过使用非易失性存储器件的系统可供应的电流量时，可能会发生不稳定的操作或操作故障。因此，一种在高速缓存编程操作期间防止电流峰值增加的技术是有帮助的。

发明内容

本发明的实施例涉及一种可在高速缓存编程操作期间防止电流峰值增加的高速缓存编程方法。

根据本发明的一个实施例，一种非易失性存储器件的高速缓存编程方法包括以下步骤：将当前编程操作的数据编程到存储器单元阵列中；判断当前编程操作是否已执行到编程完成的阈值点；以及在当前编程操作已执行到编程完成的阈值点时接收下一个编程操作的数据。

根据本发明的另一个实施例，一种非易失性存储器件，包括：单元阵列，所述单元阵列包括多个存储器单元；第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器被配置为储存当前编程操作的数据和下一个编程操作的数据；以及控制器，所述控制器被配置为在当前编程操作执行到编程完成的阈值点之后储存下一个编程操作的数据。

附图说明

图1说明的是在非易失性存储器件的编程操作期间，在施加编程脉冲的编程脉冲持续时间内和在为编程操作执行验证操作的编程验证持续时间内位线的电压电平的移位。

图2示出当在编程操作期间重复地施加编程脉冲时被编程的存储器单元数目上的增加以及电流峰值的变化。

图3是描述根据本发明的一般性实施例的非易失性存储器件的高速缓存编程方法的流程图。

图4是描述根据本发明的第一实施例的非易失性存储器件的高速缓存编程方法的流程图。

图5是描述根据本发明的第二实施例的非易失性存储器件的高速缓存编程方法的流程图。

图6是描述根据本发明的第三实施例的非易失性存储器件的高速缓存编程方法的流程图。

图7是描述根据本发明的第四实施例的非易失性存储器件的高速缓存编程方法的流程图。

图8示出在基于多电平单元(MLC)的最低有效位(LSB)编程操作中阈值电压A和B的分布，以及在最高有效位(MSB)编程操作中阈值电压C、D、E和F的分布。

图9是根据本发明的一个实施例的非易失性存储器件的框图。

图10是说明根据本发明的一个实施例的非易失性存储器件的操作的时序图。

具体实施方式

下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

图1说明的是在非易失性存储器件的编程操作期间，在施加编程脉冲的编程脉冲持续时间内和在为编程操作执行验证操作的编程验证持续时间内位线电压电平的移位。