[发明专利]偏移正交相移键控调制方法、装置和数字信号发生器

权利要求书

1.一种偏移正交相移键控OQPSK调制装置，其特征在于，所述装置包括：

串/并转换模块，用于将待调制的串行码流转换为两路串行码流，所述两路串行码流包括第一路串行码流和第二路串行码流；

延迟电路，用于将第一路串行码流延迟半个码元周期以产生第三路串行码流；

调制相位转换器，用于将所述第二路串行码流和所述第三路串行码流合并构成并行数据流，并将所述并行数据流转换成调制相位；

N位地址累加器，用于在时钟脉冲的控制下，累加N位的频率控制字得到N位相码；

相位加法器，用于将所述N位地址累加器发送的N位相码与所述调制相位转换器发送的调制相位相加，以生成载波波表存储器的读地址；

载波波表存储器，用于根据所述相位加法器发送的读地址读出波形，并输出数字形式的OQPSK调制信号。

2.根据权利要求1所述的装置，其特征在于，所述调制相位转换器，具体用于根据预设的并行数据流与调制相位之间的对应关系，将所述并行数据流转换成调制相位。

3.根据权利要求1所述的装置，其特征在于，所述相位加法器，具体用于将所述N位相码的最高2比特与2比特的调制相位相加，所述N位相码的其余比特不变。

4.根据权利要求1所述的装置，其特征在于，所述载波波表存储器内初始化了载波波表，或者在OQPSK调制之前由上层接口写入了载波。

5.一种数字信号发生器，其特征在于，所述数字信号发生器包括：人机界面/用户接口、中央处理单元、非易失存储器、控制单元、OQPSK调制单元、时钟模块、数模转换模块和模拟电路；所述中央处理单元与所述人机界面/用户接口、所述非易失存储器和所述控制单元相连，所述控制单元与所述OQPSK调制单元相连，所述数模转换模块与所述OQPSK调制单元和所述模拟电路相连；

所述OQPSK调制单元包括：

串/并转换模块，用于将待调制的串行码流转换为两路串行码流，所述两路串行码流包括第一路串行码流和第二路串行码流；

延迟电路，用于将第一路串行码流延迟半个码元周期以产生第三路串行码流；

调制相位转换器，用于将所述第二路串行码流和所述第三路串行码流合并构成并行数据流，并将所述并行数据流转换成调制相位；

N位地址累加器，用于在时钟脉冲的控制下，累加N位的频率控制字得到N位相码；

相位加法器，用于将所述N位地址累加器发送的N位相码与所述调制相位转换器发送的调制相位相加，以生成载波波表存储器的读地址；

载波波表存储器，用于根据所述相位加法器发送的读地址读出波形，并输出数字形式的OQPSK调制信号。

6.根据权利要求5所述的数字信号发生器，其特征在于，所述数字信号发生器还包括：调制文件存储器，与所述控制单元相连，用于缓存待调制文件。

7.根据权利要求5所述的数字信号发生器，其特征在于，所述调制相位转换器，具体用于根据预设的并行数据流与调制相位之间的对应关系，将所述并行数据流转换成调制相位。

8.根据权利要求5所述的数字信号发生器，其特征在于，所述相位加法器，具体用于将所述N位相码的最高2比特与2比特的调制相位相加，所述N位相码的其余比特不变。

9.根据权利要求6所述的数字信号发生器，其特征在于，所述调制文件存储器采用FPGA内嵌的存储器或者外部存储器。

10.一种偏移正交相移键控OQPSK调制方法，其特征在于，所述方法包括：

将待调制的串行码流转换为两路串行码流，所述两路串行码流包括第一路串行码流和第二路串行码流；

将第一路串行码流延迟半个码元周期以产生第三路串行码流；

将所述第二路串行码流和所述第三路串行码流合并构成并行数据流，并将所述并行数据流转换成调制相位；

在时钟脉冲的控制下，累加N位的频率控制字得到N位相码；

将所述N位地址累加器发送的N位相码与所述调制相位转换器发送的调制相位相加，以生成载波波表存储器的读地址；

根据所述相位加法器发送的读地址读出波形，并输出数字形式的OQPSK调制信号。