[发明专利]后栅工艺中假栅的制造方法有效
| 申请号： | 201110433706.3 | 申请日： | 2011-12-21 |
| 公开（公告）号： | CN103177946B | 公开（公告）日： | 2017-03-08 |
| 发明（设计）人： | 杨涛;赵超;李俊峰;赵玉印;卢一泓 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/283 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 工艺 中假栅 制造 方法 | ||
1.一种后栅工艺中假栅的制造方法，包括以下步骤：
在衬底上依次形成假栅材料层、硬掩模材料层，其中硬掩模材料层包括PSG的第一掩模层以及TEOS氧化硅的第二掩模层；
采用干法和DHF湿法分别刻蚀硬掩模材料层，形成上宽下窄的硬掩模图形；
以硬掩模图形为掩模，干法刻蚀假栅材料层，形成上宽下窄的假栅。
2.如权利要求1的方法，其中，形成的上宽下窄的硬掩模图形中第二掩模层具有比第一掩模层宽的悬出部分。
3.如权利要求2的方法，其中，调整悬出部分宽度以及假栅材料层的厚度来控制假栅的倾角。
4.如权利要求3的方法，其中，假栅的倾角小于等于10度。
5.如权利要求1的方法，其中，TEOS氧化硅以TEOS为前驱物采用PECVD方法制备。
6.如权利要求1的方法，其中，DHF湿法腐蚀液中HF∶H2O小于等于1∶50。
7.如权利要求1的方法，其中，在采用DHF湿法刻蚀硬掩模材料层之前，还包括对硬掩模材料层退火。
8.如权利要求7的方法，其中，退火温度为800～900℃，退火时间为10～60分钟。
9.如权利要求1的方法，其中，假栅材料层包括多晶硅、非晶硅、微晶硅，衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、GaN。
10.一种后栅工艺，包括步骤：
采用如权利要求1的后栅工艺中假栅的制造方法，在衬底上形成上宽下窄的假栅；
在假栅两侧形成侧墙；
移除假栅，形成上宽下窄的栅沟槽；
在栅沟槽中填充栅极绝缘层和栅极材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110433706.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种多针绗缝机面料同步跟随机构
- 下一篇：一种加固钮扣自动绕线机
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
