[发明专利]与非闪存中的退化的早期检测

说明书

相关申请

本申请的发明人的相关申请(该相关申请是共同转让的申请并且与本申请同时提交)的名称为“Early Detection of Degradation in NOR Flash Memory(NOR闪存中的退化的早期检测)”。在可获得时即可提供序号。

技术领域

本公开总的来说涉及非易失性半导体存储器，并且更具体地涉及用于通过NAND闪存中的性能退化的早期检测来提高NAND闪存的可靠性的技术。

背景技术

EEPROM和闪存(NOR和NAND)使用浮置门(FG)来存储表示信息的电荷。这些存储器设备遭受在编程/擦除循环之后的退化机制。它们还遭受存储单元的不稳定的擦除。与NOR闪存相比，NAND闪存的特定矩阵结构导致更多的“读取干扰”错误。当通过读取物理上接近干扰的单元或与干扰的单元共享控制线的另一单元而改变在存储器单元(memory cell)中的电荷量时，发生“读取干扰”。单个读取干扰事件不会产生电荷内容上的足以产生错误的改变，但是累积的读取干扰则可能最终产生电荷内容上的足以产生错误的改变。

为了提高的存储密度而每单元存储多于一位的技术和兴趣的缩放(Scaling)要求更紧密的制造和操作容差。对于更密集的EEPROM和闪存需要强调不可避免的偶然性位错误这一认识导致包括误差校正码的解决方案。

多级单元(MLC)闪存设备可以通过将晶体管的浮置栅极充电到不同的所选的阈值电压(V_T)电平而每个存储器单元存储多个位，并由此在将位模式(bit pattern)映射到特定的电压电平时使用单元的模拟特性(analog characteristic)。在NAND闪存的情况下，在概念上，通过将所选的读取电压(V_READ)电平顺序地施加到单元的浮置栅极来读取MLC设备的V_T。典型地，选择电压范围使得在每个范围之间具有防卫带(guardband)，以有助于确保正常的V_T分布不重叠。

在NOR闪存中，单元并联连接到位线，这允许单元被单独地读取和编程。

Tieniu Li的公开的美国专利申请20080307270(2008年12月11日)描述了在主机设备上实现的用于检测NAND中的新出现的坏块的方案，包括至少保持在读取操作期间的错误的部分历史。

Nishihara等人的公开的美国专利申请20100214847描述了NAND闪存系统，该系统被认为通过包括外围电路(该外围电路包括用于存储和检索(retrieving)由存储器控制器使用的已校正的读取电压的装置)，来减少从芯片到芯片的读取干扰特性的变化。存储器控制器执行数据输入/输出控制和闪存上的数据管理，在写入时添加误差校正码(ECC)，并且在读取时分析误差校正码。

假定存储器内容的退化是随着时间和编程/擦除循环的次数而进展的并且是不可避免的，因此需要早期报警统，该系统在数据仍被正确地读取时检测退化并且可以采取解决措施而不损失数据。这样的系统可以独立地存在或与误差校正方案互补地使用以进一步提高EEPROM和闪存的可靠性和操作寿命。

发明内容

在本公开中本发明的实施例描述了用于通过在读取操作期间测量一组(例如页)NAND闪存单元的阈值电压(V_T′s)的离散度来对NAND闪存中的退化进行早期报警的技术。通过这样的早期报警系统，例如，通过识别处于将要毁坏的风险中的数据(该数据然后可以响应于退化的早期征兆而被恢复(refresh)或者在闪存芯片中移动)，可以延长闪存的操作寿命。并且，通过显著地扩大V_T随时间的分布来识别退化的早期征兆。特别对于新写入的数据将有可能被首先读取的应用，这将导致设备的操作寿命被延长到如下的极限，即(a)存在数据可以移动到其中的可用空间，和(b)与退化机制用来损坏新写入的数据所花的时间相比，这些更新的动作花费显著更少的时间来重建数据。在(b)的极限中，NAND闪存芯片的操作可以扩展到一个点，在该点，芯片中的数据的更新和移动变得频繁得足以使得闪存芯片是易失性的，但是仍然保留其正确的功能性和数据完整性。