[发明专利]信号处理装置和信号处理方法无效
申请号: | 201110434272.9 | 申请日: | 2011-12-15 |
公开(公告)号: | CN102571651A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 日高伊佐夫 | 申请(专利权)人: | 索尼公司 |
主分类号: | H04L25/02 | 分类号: | H04L25/02 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 宋鹤 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号 处理 装置 方法 | ||
技术领域
本公开涉及信号处理装置和信号处理方法。
背景技术
诸如移动电话和笔记本PC(个人计算机)之类的便携式设备通常包括其上安装有由用户操作的操作部件的主要部件和其上安装有诸如LCD之类的显示装置的显示部件。连接主要部件和显示部件的铰链部件由活动构件实现。通常,该铰链部件容纳电力线和信号线。因此,根据铰链部件的变形,贯穿铰链部件的配线遭受变形劣化。为了在铰链变形时保护贯穿铰链的配线,保护部件被设置以防止配线被劣化。应当注意,以上提及的LCD是液晶显示器的简称。
对于防止贯穿铰链部件的配线的劣化最重要的首先是减少贯穿铰链部件的电线的数目。在相关技术中,从主要部件到显示部件的数据传输通常通过并行传输来实现。并行传输的应用需要不少于几十根贯穿铰链部件的信号线的配线以用于传送将在显示装置上显示的图像数据。因此,铰链部件的变形使得这些信号线被扭曲,从而带来电力线或信号线断线的危险。为了消除该危险,提出了使用串行传输来替代并行传输以用于贯穿铰链部件的数据传输的方法。
在串行传输的情况中,数据在被传送之前被编码。数据例如通过NRZ(不归零)编码、曼彻斯特编码或AMI(替代标记反转)编码被编码。例如,日本专利申请特开平3-109843号公报公开了通过使用AMI编码来进行数据传输的技术,其中AMI编码是双极性编码技术的典型示例。该文档还公开了通过表现信号电平的中间值来传送数据时钟并在接收侧基于信号电平来再现数据时钟的技术。
发明内容
如上所述,串行传输的应用增大了铰链部件上的变形的自由度,从而增强了便携式设备的设计性。同时,串行传输的应用降低了线路数从而增强了对于扭曲的抵抗力,进而增强了铰链部件中所容纳的配线的可靠性。然而,在串行传输的情况中,每时钟将传输的数据量小于并行传输中每时钟传输的数据量,必须使用高速时钟来实现与并行传输的数据传输速率相同的数据传输速率。特别是,由于安装在新近的便携式终端上的LCD分辨率高,所以对于将被显示在LCD上的图像数据的串行传输必须使用极高速的时钟。
用在串行传输中的时钟是通过在串行化器侧对参考时钟进行倍频而生成的。另一方面,解串器侧对用在串行传输中的时钟进行分频以生成用在数据输出中的时钟。由串行化器侧生成的时钟必须匹配在将数据输入串行化器时使用的时钟。然而,因为这些时钟在生成源上相互不同,因此,误差不可避免地进入这两个时钟。结果,解串器侧可能不能正确再现接收的数据。
因此,本公开解决了与现有技术方法和装置相关联的以上认识到的和其它问题,并通过提供这样的信号处理装置和信号处理方法解决了所提出的问题,其中该信号处理装置和信号处理方法被配置为基于简单的电路配置来消除在将数据输入串行化器中时使用的时钟与在从解串器输出数据时使用的时钟之间的任何误差。
在执行本公开时,根据本公开的一个实施例提供了一种信号处理装置。该信号处理装置具有:输入块,该输入块被配置为接收预定数目的数据项目和第一使能信号,所述第一使能信号与第一时钟同步并且在数据有效的区间中处于活动状态;和计数块,该计数块被配置为利用比第一时钟快的第二时钟为参考,对第一使能信号不活动的区间中的时钟数进行计数。该装置还具有:使能信号控制块,该使能信号控制块被配置为以第二时钟为参考将第二使能信号置于活动状态达与预定数目相等的时钟数,并将第二使能信号置于不活动状态达由计数块计数得出的时钟数;使能信号输出块,该使能信号输出块被配置为输出第二使能信号;以及数据输出块,该数据输出块被配置为在第二使能信号活动的区间中与第二时钟相同步地输出预定数目的数据项目。
上述信号处理装置可以具有时钟转换块,该时钟转换块被配置为对具有预定频率的参考时钟进行频率转换以生成第二时钟,其中所述时钟转换块通过使用使得第二时钟变得比第一时钟快的转换规则来生成第二时钟。
上述信号处理装置可以包括:第一信号处理模块;和第二信号处理模块,该第二信号处理模块经由预定的信号线与第一信号处理模块连接。第一信号处理模块具有:所述输入块,所述计数块,和传输块,所述传输块被配置为使所述数据和由计数块计数得出的时钟数串行化,并将已串行化的数据和已串行化的时钟数发送给第二信号处理模块。第二信号处理模块具有:接收块,所述接收块被配置为接收来自第一信号处理模块的传输块的已串行化的数据和已串行化的时钟数,并使接收的已串行化的数据和已串行化的时钟数并行;使能信号控制块;数据输出块;和使能信号输出块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110434272.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:疫苗
- 下一篇:半导体存储器件、测试电路及其测试方法