[发明专利]用于静电保护的半导体元件的制造方法

说明书

技术领域

本发明涉及位于电子设备的输入输出端并保护设备免受外部流入的瞬间高电压ESD(Electrostatic Discharge)或高电流冲击(Surge)的用于静电保护的半导体元件的制造方法。

背景技术

一般，根据使用方法或环境，各种电子设备或电子装置必然裸露在ESD信号或冲击电流中，因此为了保护装置或系统免受这样的ESD信号或冲击电流影响，安装ESD保护元件。

现有技术中作为利用半导体的ESD保护元件常用的是稳压(Zener)二极管，而为了保护装置或系统免受高电压的ESD或高电流的冲击，需要充分扩大稳压二极管的面积，由此稳压二极管的静电容量只能设为高容量。

因此，在高速操作的接口元件中采用这样的稳压二极管的情况下，由于高静电容量使得要保护的接口元件正常操作时的响应时间受限制，从而存在发生信号延迟，并由此引发误操作的问题。

对此，开发了具有低静电容量又能承受高ESD和冲击的元件，常使用的代表性元件为诸如MOV(Metal Oxide Varistor，金属氧化物变阻器)的陶瓷系列的TVS(Transient Voltage Suppressor，瞬态电压抑制器)元件或聚合物TVS元件等。然而，陶瓷系列的TVS元件或聚合物TVS元件尽管具有低静电容量，但是在施加ESD或冲击信号后，作为施加到装置或系统的残留电压的钳位电压很高，且引发高漏电流，由此ESD保护元件成为使装置或系统劣化的原因。

发明内容

要解决的技术问题

本发明要解决的技术问题在于，提供用于静电保护的半导体元件的制造方法，该用于静电保护的半导体元件通过采用半导体微细工艺技术将电极间的间隙间隔实现为很窄，从而与现有的陶瓷系列的TVS元件或聚合物TVS元件相比，具有能够有效保护高速接口元件免受ESD信号影响的级别的极低静电容量和低漏电流及残留电压特性。

技术方案

用于解决上述技术问题的用于静电保护的半导体元件的制造方法，该用于静电保护的半导体元件位于电子设备的输入端并保护电子设备免受过电压，其特征在于，包括：第一步骤，在由硅片或玻璃基板构成的基底基板上形成下基板；第二步骤，在所述下基板的上面形成具有规定间隙的一对金属电极；第三步骤，在一对所述金属电极上面通过光刻工艺指定电极焊盘区域并形成上基板；及第四步骤，封装元件并完成。

此时，所述下基板通过薄板层叠电介质膜而形成，或通过沉积25μm以上厚度的氧化膜或氮化膜而形成。

并且，一对所述金属电极是在所述下基板的上面沉积金属籽晶后通过光刻工艺和电镀方式而形成，而为了在一对所述金属电极之间形成微细的间隙，优选通过采用负性光刻胶方式的光刻工艺来形成。

此外，像这样由一对所述金属电极形成的间隙的上部上，利用感光物质形成上基板来使间隙内部填充有空气。

另外，所述第四步骤中，可以以去除硅片或玻璃基板后通过引线键合来塑料封装的方法进行，或可以以不去除硅片或玻璃基板而在所述电极焊盘区域上形成金属凸块焊盘来芯片级封装的方法进行。

有益效果

本发明在利用半导体来制造用于静电保护的元件时，采用了半导体微细工艺，使得在下基板上面形成的一对金属电极间的间隙间隔很窄，不仅显著降低了现有的陶瓷或聚合物元件具有的高残留电压特性，与基于硅的元件比较具有大大降低静电容量的优点，而且下基板使用低价有机体膜等来替代高价陶瓷系列基板，且形成空气间隙的基板也采用感光物质来形成，从而具有通过简化工艺而显著减少制造单价的另一优点。

附图说明

图1为本发明一实施例的用于静电保护的半导体元件制造方法的工艺图。

图2为本发明一实施例的用于静电保护的半导体元件的结构图。

图3为本发明另一实施例的用于静电保护的半导体元件的结构图。

【标记说明】

100：基底基板      200：下基板

210：金属籽晶      220：光刻胶

230：光掩模        240：金属电极

250：电极焊盘区域  260：金属凸块焊盘

300：上基板(感光物质)

具体实施方式

下面，通过附图对本发明的一实施例进行详细说明。

图1为本发明一实施例的用于静电保护的半导体元件制造方法的工艺图。

参照图1说明本发明一实施例的用于静电保护的半导体元件的制造方法。