[发明专利]光刻对准精度检测方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺，特别涉及一种光刻工艺中的对准精度检测方法。

背景技术

半导体技术继续沿着摩尔定律发展，临界尺寸越来越小，芯片的集成度也越来越高，这对半导体制造工艺提出了越来越严格的要求，因此必须在工艺过程中尽可能地减小每一步骤的误差，降低因误差造成的器件失效。

在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。光刻是将掩模板(mask)上图形形式的电路结构通过对准、曝光、显影等步骤转印到涂有光刻胶的硅片表面的工艺过程，光刻工艺会在硅片表面形成一层光刻胶掩蔽图形，其后续工艺是刻蚀或离子注入。标准的CMOS工艺中，需要用到数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。

如图1所示，一块完整的晶圆100一般分为工艺区101和测试区102，经过多个光刻和刻蚀工艺之后，工艺区101上形成多个集成电路103，经过切割和封装制成半导体芯片。集成电路103制造过程中，先在硅衬底上经过光刻和刻蚀工艺形成第1层半导体结构，然后对准第1层半导体结构，将第2层半导体结构套刻在第1层上，重复上述操作，将当前层半导体结构对准第1层并套刻在上一层上，但是将当前层半导体结构套刻在上一层的工艺过程中会有误差。

在工艺区101上形成多个集成电路103的同时，测试区102上形成多个对准图形，每个对准图形表示相应层对第1层的对准精度，通过检测测试区102上的对准图形的对准精度就可以判断集成电路中相应层的对准精度。每形成一层半导体结构对应的工艺区和测试区后，开始测量当前层半导体结构的对准精度，APC(auto process control)系统根据测量得到的层间套准误差自动调整光刻机的对准参数，如果测量的层间套准误差正确，在光刻下一批产品该层时对准精度会提高；但是如果测量的层间套准误差错误，在光刻下一批产品该层时对准精度就会变差。

如图1所示，对准图形104和对准标识105组成一个基本单元，对准标识105起到指示作用，提示操作人员对准图形104表示的是第n层对第1层的对准图形，同样，对准标识107与对准图形106组成一个基本单元，提示对准图形106表示的是第n+1层对第1层的对准图形。

由于对准标识字符位置离左右两个对准图形都很近，操作人员会发生对准图形与对准标识对应错误的情况，比如在进行第n+1层的对准精度测试时，原本应将对准图形106和对准标识107认作为一个基本单元，现将对准图形104和对准标识107误认为是一个基本单元。这样，测量的第n+1层对准精度会出现错误，APC系统会根据错误的层间套准误差补偿下一批产品第n+1层的光刻工艺。由于无法得到正确的对准精度测量值，每批产品都会重复上述过程，导致第n+1层的对准精度实际上已经很差，但是测试不出来。直到最后测试集成电路的良率时才发现，但这时生产线上所有经过该层的晶圆都必须报废。曾经业界发生过因为光刻对准精度检测错误导致8000多片晶圆报废的情形。

发明内容

本发明解决的问题是半导体光刻工艺中，在对准精度测试时，由于对准标识位于相邻两个对准图形中间，操作人员会发生对准图形与对准标识对应错误的情况，APC系统会根据错误的层间套准误差补偿下一批产品该层的光刻工艺，导致该层的对准精度实际上已经很差，但是测试不出来，直到最后测试集成电路的良率时才发现。

为解决上述问题，本发明提供了一种光刻对准精度检测方法，包括：在半导体衬底上依次形成各层半导体结构，所述各层半导体结构通过光刻和刻蚀工艺获得；其中，每一层半导体结构的图形分为相对应的工艺区和测试区；对测试区的对准精度进行测试；根据对测试区的对准精度的测试结果，检测测试区相对应的工艺区的对准精度；所述测试区包括对准标识和对准图形，所述对准标识用于显示测试区所对应的层，所述对准图形作为对准精度测试的图形；每形成一层结构对应的工艺区和测试区后，开始对当前层进行所述对准精度测试；在上一层的所述对准精度测试完成后，形成当前层结构的工艺区和测试区的同时，在测试区中已完成对准精度测试的对准图形上形成标记；在测试区找到相应的对准标识，对对准标识旁边未作标记的对准图形进行对准精度测试。