[发明专利]存储器内的字线电压控制

权利要求书

1.一种存储器电路，该存储器电路包含：

位栅格阵列，该位栅格阵列包括耦接至至少一个位线及字线的位栅格，所述位栅格具有节点以及字线晶体管，所述节点储存数据值，所述字线晶体管经配置以为所述节点与所述至少一个位线中的位线间的电流路径提供传导性，所述传导性取决于所述字线上的字线信号的字线电压；以及

字线驱动器电路，该字线驱动器电路经配置以在所述位栅格被访问期间将所述字线电压控制为：

(i)在第一改变时段期间，自第一电压电平改变为中间电压电平，在所述第一电压电平下所述字线晶体管具有低传导性，在所述中间电压电平下所述字线晶体管具有中间传导性；

(ii)在第一延迟时段期间，基本维持所述中间电压电平；

(iii)在第二改变时段期间，自所述中间电压电平改变为第二电压电平，在所述第二电压电平下所述字线晶体管具有高传导性；

(iv)在第二延迟时段期间，基本维持所述第二电压电平；以及

(v)在第三改变时段期间，自所述第二电压电平改变为所述第一电压电平；其中

所述中间电压电平介于所述第一电压电平与所述第二电压电平之间；

所述字线驱动器电路在供应电压源与所述字线之间提供电流路径；

所述供应电压源与所述字线间的所述电流路径穿过一弱晶体管及一强晶体管，所述弱晶体管及所述强晶体管被并联布置；并且

所述字线驱动器电路控制所述弱晶体管及所述强晶体管，以使得：

(i)当所述位栅格未被访问时，所述弱晶体管处于低传导性状态并且所述强晶体管处于低传导性状态；

(ii)在所述第一改变时段期间，所述弱晶体管处于高传导性状态并且所述强晶体管处于其低传导性状态；

(iii)在所述第一延迟时段期间，所述弱晶体管处于其低传导性状态并且所述强晶体管处于其低传导性状态；

(iv)在所述第二改变时段及所述第二延迟时段期间，所述强晶体管处于高传导性状态；以及

(v)在所述第三改变时段期间，所述弱晶体管处于其低传导性状态并且所述强晶体管处于其低传导性状态。

2.如权利要求1所述的存储器电路，其中所述电流路径：

(i)当所述位栅格未被访问时具有第一低传导性；

(ii)在所述第一改变时段期间具有中间传导性；

(iii)在所述第一延迟时段期间具有第二低传导性；

(iv)在所述第二改变时段及所述第二延迟时段期间具有高传导性；并且

(v)在所述第三改变时段期间具有第三低传导性；并且

所述中间传导性介于所述第一低传导性与所述高传导性之间。

3.如权利要求2所述的存储器电路，其中，所述第一低传导性及所述第二低传导性为公共低传导性。

4.如权利要求3所述的存储器电路，其中，所述第三低传导性为所述公共低传导性。

5.如权利要求1所述的存储器电路，其中，在所述第二改变时段及所述第二延迟时段期间，所述弱晶体管处于所述低传导性状态。

6.如权利要求1所述的存储器电路，其中，所述字线驱动器电路包含缓冲器电路，所述缓冲器电路经配置以响应于字线选择信号，以将所述字线驱动至所述字线电压，所述弱晶体管及所述强晶体管将来自所述供应电压源的供电电流提供给所述缓冲器电路。

7.如权利要求1所述的存储器电路，其中，所述字线驱动器电路经配置为以基本模式操作，在该基本模式中，在所述位栅格被读取访问期间，所述字线电压被控制为：

(i)在第一正常模式改变时段期间，自所述第一电压电平改变为高电压电平；

(ii)在正常模式延迟时段期间，基本维持所述高电压电平；以及

(iii)在第二正常模式改变时段期间，自所述高电压电平改变为所述第一电压电平。

8.如权利要求7所述的存储器电路，包含感测放大器，所述感测放大器耦接至至少一个位栅格并且经配置以在当被激活信号激活时从所述位线读取所述数据值；以及延迟电路，所述延迟电路经配置以在对所述位栅格的访问操作期间在一延迟时段后向所述感测放大器供应所述激活信号，其中，所述延迟电路经配置以当所述字线驱动器电路正以所述基本模式操作时缩短所述延迟时段。