[发明专利]负电源集成电路的静电放电保护电路

说明书

技术领域

本发明相关于一种静电放电保护电路，尤指一种用于负电源集成电路的静电放电保护电路。

背景技术

在集成电路(integrated circuit，IC)中，静电放电(electrostatic discharge，ESD)是造成可靠度失效(reliability failures)的主要来源之一。当堆积在一第一物体(例如一人体或一仪器)上的静电荷被传导至一第二物体(例如一电路板)上时，即会产生静电放电。前述电荷传导产生的大电流可能会造成过高的电压应力或热应力(thermal stress)，进而损坏集成电路。

近来因超大型集成电路(very large scale integrated circuit，VLSI circuit)技术的进步，IC愈益小型化，能够承受静电放电造成伤害的能力愈来愈低。所以在IC的输入端、输出端，或是双向输出/入端处，会设有许多不同的静电放电保护结构。许多静电放电保护结构使用被动元件，例如像串接电阻与厚氧化物晶体管。另一种静电放电保护结构则使用主动晶体管以安全地将静电放电的暂态电流短路导引至接地端。

图1为现有技术中一静电放电保护电路100的示意图。静电放电保护电路100包括一电压箝位电路10与二极管D1和D2。电压箝位电路10偏压于一正电位VDD与一接地电位GND之间，在正常电源操作下电压箝位电路10呈关闭。当一具正电位的ESD震击(zap)或脉冲施加到(或以某种方式耦合至)一IC的一电源节点PAD时，电源节点PAD上的电压会突然升高而启动二极管D1与电压箝位电路10。此时ESD暂态电流可被导引至接地端，以避免对该IC造成可能的静电放电损害。

然而，传统的静电放电保护结构主要是针对具单一正VDD电源的数字信号装置来设计。对于有混合信号的IC(例如同时有数字与类比信号)而言，有时亦会使用负电源总线，因此需要一种能保护负电源供应IC的静电放电保护电路。

发明内容

本发明提供一种用于负电源集成电路的静电放电保护电路，其包含一负电压箝位电路，偏压于一第一电位与第二电位间，用来提供一放电路径，其中该第一电位为一负电位，而该第二电位高于或等于一接地电位；一第一路径控制单元，耦合于该集成电路的一第一负电源节点与该负电压箝位电路的该第一电位间，用来通过该放电路径来分路(shunt)一第一静电放电暂态电流，其中该第一静电放电暂态电流于该第一负电源节点上的一第一负电压低于该第一电位时产生；以及一第二路径控制单元，耦合于该第一负电源节点与一正电位间。

本发明提供一静电放电保护电路，其为一IC的不同负电压源提供了静电放电暂态电流的放电路径。因此，使用本发明的静电放电保护电路的IC较能承受静电放电。

附图说明

图1为现有技术中一静电放电保护电路的示意图。

图2为本发明第一实施例中一静电放电保护电路的示意图。

图3为本发明第二实施例中一静电放电保护电路的示意图。

图4为本发明中一负电压箝位电路的示意图。

其中，附图标记说明如下：

10             电压箝位电路

11             正电压箝位电路

12             负电压箝位电路

100、200、300  静电放电保护电路

Q1、Q2、Q3     晶体管

P1～P2     路径控制单元

D1、D2     二极管

PAD、PAD-  电源节点

C          电容

R          电阻

具体实施方式

图2为本发明第一实施例中一静电放电保护电路200的示意图。静电放电保护电路200包括一负电压箝位电路12与两路径控制单元P1～P2。负电压箝位电路12偏压于一负电位VDD-与一接地电位GND1(或是一高于接地电位的电位)间，且在正常电源操作下呈关闭。路径控制单元P1～P2皆为双端装置。路径控制单元P1的正端耦合至至负电压箝位电路12的VDD-总线，而负端耦合至一IC的一负电源节点PAD-。路径控制单元P2的正端耦合至负电源节点PAD-，而负端耦合至一正电位VDD+。