[发明专利]用于使用相同存储器类型来支持纠错模式和非纠错模式的系统、方法和器件

权利要求书

1.一种存储器件，包括：

存储体的分离存储体对，其包括第一存储体和第二存储体，其中所述第一存储体和所述第二存储体能够被配置为单个逻辑存储体或者配置为两个分离的存储体；以及

寄存器位，其指示该存储器件是处在纠错模式下还是处在非纠错模式下，其中当该存储器件处在纠错模式下：

该第一存储体的第一行用于存储数据；并且

该第二存储体的第二行用于存储对应于所述数据的纠错位。

2.如权利要求1所述的存储器件，进一步包括耦合到所述存储体的分离存储体对的列地址产生逻辑电路，其中当所述存储器件处在纠错模式下：

响应于从存储控制器将第一列地址和行地址发送到所述存储器件：

所述存储器件用于利用所述行地址和所述第一列地址访问数据；

所述列地址产生逻辑电路用于基于所述第一列地址产生不同的列地址；并且

所述存储器件用于利用所述行地址和所述不同的列地址激活第二行的一部分，所述激活所述第二行的一部分用于访问纠错位。

3.如权利要求2所述的存储器件，其中所述列地址产生逻辑电路包括：

用于将与所述数据相关的一部分列地址驱动到逻辑高位的逻辑电路。

4.如权利要求3所述的存储器件，其中将与所述数据相关的一部分列地址驱动到逻辑高位的所述逻辑电路包括：

逻辑电路，用于将列地址位8到列地址位10驱动到逻辑高位。

5.如权利要求3所述的存储器件，其中指示该存储器件处在纠错模式下还是处在非纠错模式下的寄存器位是模式寄存器组(MRS)寄存器。

6.如权利要求3所述的存储器件，其中所述列地址产生逻辑电路进一步包括：

掩模逻辑电路，用于屏蔽所述列地址的至少一部分。

7.如权利要求1所述的存储器件，进一步包括：

映射逻辑电路，用于将与将被存储在该第一存储体中的数据相对应的纠错位映射到该第二存储体。

8.如权利要求7所述的存储器件，其中所述映射逻辑电路包括：

用于将所述纠错位映射到该第二存储体最高的1/M的映射逻辑电路。

9.如权利要求8所述的存储器件，其中M是8。

10.如权利要求1所述的存储器件，其中所述存储器件包括动态随机存取存储器件。

11.一种系统，包括：

主机，其用于控制存储子系统；以及

存储器件，其通过互连与主机相耦合，该存储器件包括：

存储体的分离存储体对，其包括第一存储体和第二存储体，其中所述第一存储体和所述第二存储体能够被配置为单个逻辑存储体或者配置为两个分离的存储体；以及

寄存器位，其指示该存储器件是处在纠错模式下还是处在非纠错模式下，其中当该存储器件处在纠错模式下：

该第一存储体的第一行用于存储数据；并且

该第二存储体的第二行用于存储对应于所述数据的纠错位。

12.如权利要求11所述的系统，其中该存储器件进一步包括耦合到所述存储体的分离存储体对的列地址产生逻辑电路，其中当所述存储器件处在纠错模式下：

响应于从存储控制器将第一列地址和行地址发送到所述存储器件：

所述存储器件利用所述行地址和所述第一列地址访问数据；

所述列地址产生逻辑电路基于所述第一列地址生成不同的列地址；并且

所述存储器件利用所述行地址和所述不同的列地址激活第二行的一部分，所述激活所述第二行的一部分用于访问纠错位。

13.如权利要求11所述的系统，其中该互连包括至少一个：

点对点互连；以及

多点互连。

14.如权利要求11所述的系统，进一步包括：

映射逻辑电路，用于将纠错位映射到该第二存储体。

15.如权利要求14所述的系统，其中用于将纠错位映射到该第二存储体的所述映射逻辑电路包括：

用于将所述纠错位映射到该第二存储体最高的1/M的映射逻辑电路。

16.如权利要求15所述的系统，其中M为8。