[发明专利]嵌入式闪存的字线的制造方法

说明书

技术领域

本发明是有关于一种半导体构件的制造方法，且特别是有关于一种嵌入式闪存的字线的制造方法。

背景技术

半导体组件为了达到降低成本及简化工艺步骤的需求，将晶胞区(memory cell)与周边区(periphery cell)的组件整合在同一芯片上已逐渐成为一种趋势，例如将闪存与逻辑电路组件整合在同一芯片上，则称之为嵌入式闪存(embedded flash memory)。

图1为现有的嵌入式闪存的剖面示意图。请参照图1，基底10上具有晶胞区10a与周边区(未绘示)。栅极结构12位于晶胞区10a上且包括依次堆叠在基底10上的穿隧氧化层14、浮置栅极16、电荷储存层18及控制栅极20。间隙壁22位于栅极结构12的侧壁上。位线24位于栅极结构12之间的基底10上。掺杂区22位于位线24下方的基底10中且延伸到部分栅极结构12下方。介电层26将控制栅极20与位线24互相隔开。

随着集成电路的集积度的日益增加，半导体构件的尺寸也随之缩小。然而，如图1所示，由于作为位线的控制栅极20与位线24的距离太近(如区域A所示)，因此位线到字线的绝缘(BL-to-WL isolation)就变得相当困难，常会发生位线到字线由于绝缘不足而导致的漏电现象。

发明内容

有鉴于此，本发明的目的在于提供一种嵌入式闪存的字线的制造方法，可以加大字线与位线之间的最短距离，避免绝缘不足而导致的漏电现象。

本发明提供一种嵌入式闪存的字线的制造方法。提供具有晶胞区与周边区的基底。于晶胞区的基底上形成多个第一栅极结构以及于周边区的基底上形成至少一第二栅极结构。于基底上顺应性地形成第一介电层，以覆盖第一栅极结构及第二栅极结构。于各第一栅极结构及第二栅极结构的侧壁上形成第一间隙壁。于基底上顺应性地形成第二介电层，以覆盖第一栅极结构及第二栅极结构。仅于第二栅极结构的侧壁上形成第二间隙壁。移除部分第一介电层及部分第二介电层，直到露出第一栅极结构与第二栅极结构的顶面以及未被第一栅极结构及第二栅极结构覆盖的基底。移除各第一栅极结构的上部。于剩余的第一栅极结构的顶面、第二栅极结构的顶面以及露出的基底上形成金属硅化物层。

在本发明的一实施例中，上述各第一栅极结构包括依次堆叠在基底上的穿隧氧化层、第一导体层、电荷储存层及第二导体层，以及第二栅极结构包括依次堆叠在基底上的栅氧化层以及第三导体层。

在本发明的一实施例中，移除上述各第一栅极结构的上部为移除部分第二导体层。

在本发明的一实施例中，上述第一导体层、第二导体层、第三导体层的材料分别包括多晶硅。

在本发明的一实施例中，上述金属硅化物层的材料包括硅化钴。

在本发明的一实施例中，移除上述各第一栅极结构的上部的方法包括以下步骤。首先，于基底上形成抗反射涂层，以覆盖第一栅极结构与第二栅极结构。然后，移除部分抗反射涂层，以露出各第一栅极结构的顶面但未露出第二栅极结构。接着，于基底上形成图案化光阻层，以覆盖第二栅极结构。之后，对第一栅极结构进行回蚀刻工艺，以移除各第一栅极结构的上部。随后，移除抗反射涂层及图案化光阻层。

在本发明的一实施例中，仅于上述第二栅极结构的侧壁上形成第二间隙壁的方法包括以下步骤。首先，于基底上形成第二间隙壁材料层。然后，于各第一栅极结构及第二栅极结构的侧壁上形成第二间隙壁。接着，于基底上形成图案化光阻层，以覆盖第二栅极结构。之后，以图案化光阻层为掩模进行蚀刻工艺，以移除各第一栅极结构的侧壁上的第二间隙壁。随后，移除图案化光阻层。

在本发明的一实施例中，上述图案化光阻层的材料为负型光阻。

在本发明的一实施例中，上述第二间隙壁材料层的材料包括四乙氧基硅氧烷形成的二氧化硅(TEOS-SiO₂)。

在本发明的一实施例中，上述第一介电层的材料包括高温氧化物。

在本发明的一实施例中，上述第一间隙壁及第二介电层的材料分别包括氮化硅。

基于上述，本发明利用回蚀刻部分控制栅极的方式，拉开字线与位线之间的最短距离，以避免位线到字线的漏电(BL-to-WL leakage)现象，进而提升组件效能与可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为现有的嵌入式闪存的剖面示意图。

图2A至2I为根据本发明一实施例的嵌入式闪存的剖面示意图。

其中，附图标记说明如下：

10：基底

10a：晶胞区