[发明专利]一种提高亚阈值SRAM存储单元工艺鲁棒性的电路

说明书

技术领域

本发明涉及一种提高亚阈值SRAM(静态随机存储器)存储单元工艺鲁棒性的电路，属于集成电路设计技术领域。

背景技术

亚阈值设计因其超低能耗的特性而逐渐被广泛应用。然而，随着系统电源电压进入亚阈值区域，存储单元内MOS管阈值电压受工艺波动影响更为显著。针对于SRAM等存储电路而言，工艺波动导致存储单元的性能降低甚至出现错误。这对整个系统的稳定性设计提出新的挑战。因此，采取工艺波动补偿措施提高SRAM存储单元的稳定性成为必须。

亚阈值区域，MOS管阈值电压与驱动能力指数关系，因此改变亚阈值MOS管的阈值电压可有效的改变MOS管的驱动能力。改变MOS管衬底电压是改变MOS管阈值电压最有效的方式之一。然而，受限于单阱工艺下NMOS管的衬底电压为电源地，因此，改变PMOS衬底电压成为实现该方法的有效路径之一。

发明内容

发明目的：本发明的目的是为了解决亚阈值区域MOS的阈值电压受工艺波动影响导致SRAM存储单元的性能降低甚至出现功能失效的问题，提供一种提高亚阈值SRAM存储单元工艺鲁棒性的电路，本电路通过检测工艺波动引起的PMOS管与NMOS管阈值电压波动，改变亚阈值存储单元中PMOS管的衬底电压而调节其阈值电压，使得亚阈值存储单元内PMOS的阈值电压与NMOS的阈值电压相匹配，提高了存储单元的噪声容限，有效地提高了亚阈值SRAM存储单元的工艺鲁棒性。

技术方案：一种提高亚阈值SRAM存储单元工艺鲁棒性的电路，该电路作为亚阈值SRAM存储单元的辅助电路，将该电路的输出(V_bp)连接到亚阈值SRAM存储单元中PMOS管的衬底；该电路包括PMOS管阈值电压检测电路及差分输入单端输出放大器，其中：

所述PMOS管阈值电压检测电路包括第一PMOS管P1及第一NMOS管N1；所述第一PMOS管P1的源端连电源电压VDD，其漏端和栅端分别与第一NMOS管N1的漏端和栅端连接在一起；所述第一NMOS管N1的源端与衬底连接在一起并连接至电源地VSS；

所述差分输入单端输出放大器包括第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5；所述第二PMOS管P2的漏端和栅端连接并与第三PMOS管P3的栅端以及第二NMOS管N2的漏端连接在一起，第二PMOS管P2的源端和第三PMOS管P3的源端连接在一起并与电源电压VDD连接；所述第二NMOS管N2的栅端与第四NMOS管N4的栅端连接在一起并与外设偏置电压(V_bais)连接，第二NMOS管N2的源端与第三NMOS管N3的源端以及第四NMOS管N4的漏端连接在一起；所述第四NMOS管N4的源端连接至电源地VSS；第三NMOS管N3的栅端与PMOS管阈值电压检测电路中第一NMOS管N1的漏端和栅端连接在一起，第三NMOS管N3的漏端与第三PMOS管P3的漏端以及第四PMOS管P4的栅端和第五NMOS管N5的栅端连接在一起，第四PMOS管P4的源端连电源电压VDD，第五NMOS管N5的源端连接至电源地VSS；

第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5的衬底均连接至电源地VSS，第四PMOS管P4的漏端与第五NMOS管N5的漏端连接在一起且与第一PMOS管P1～第四PMOS管P4的衬底连接作为本辅助电路的输出端(V_bp)。

有益效果：与现有技术相比，本发明所提供的提高亚阈值SRAM存储单元工艺鲁棒性的电路，应用在单阱工艺下亚阈值区域超宽电源电压范围内，通过改变亚阈值SRAM存储单元内的PMOS管的衬底电压，改变PMOS管阈值电压使其在不同工艺下均与NMOS的阈值电压相匹配，提高亚阈值SRAM存储单元的噪声容限，有效地提高了亚阈值SRAM存储单元的工艺鲁棒性。该电路可工作在亚阈值区域超宽电源电压范围内(0.2V-0.7V)。

附图说明

图1是本发明实施例的电路图；

图2是本发明实施例与亚阈值SRAM六管存储单元连接在一起的电路结构图；

图3是本发明实施例中使用的差分输入单端输出放大器的增益图；

图4是本发明实施例中使用的差分输入单端输出放大器的相位图；

图5是亚阈值SRAM六管存储单元在电源电压为300mV时的读噪声容限500次蒙特卡洛分析；

图6是采用了本发明后的亚阈值SRAM六管存储单元在电源电压为300mV时的读操作噪声容限500次蒙特卡洛分析；