[发明专利]半导体非易失性存储装置

权利要求书

1.一种可电改写的半导体非易失性存储装置，该半导体非易失性存储装置具有：

第1导电型的半导体基板；

第2导电型的源区和漏区，它们相互隔着间隔而设在所述半导体基板的表面；

沟道形成区，其是所述源区与所述漏区之间的所述半导体基板的表面；

浮栅电极，其隔着栅绝缘膜而设在所述源区、所述漏区和所述沟道形成区的上方；

控制栅电极，其与所述浮栅电极隔着控制绝缘膜而设置，且与所述浮栅电极电容耦合；

隧道区，其设在所述漏区的一部分中；以及

隧道绝缘膜，其设在所述隧道区的表面与所述浮栅电极之间，

所述隧道区以及作为所述隧道区的周围部分的所述漏区被挖陷，在挖陷后的所述漏区中，隔着耗尽电极绝缘膜，配置有能够自由地改变电位的耗尽电极，该耗尽电极用于使所述隧道区的一部分耗尽。

2.根据权利要求1所述的可电改写的半导体非易失性存储装置，其中，

所述隧道绝缘膜形成在从所述漏区的表面向所述漏区的内部挖陷后的面上。

3.根据权利要求1所述的可电改写的半导体非易失性存储装置，其中，

所述耗尽电极被分割为多个部分，且隔着所述耗尽电极绝缘膜配置在所述隧道区的周围。

4.根据权利要求1所述的可电改写的半导体非易失性存储装置，其中，

所述耗尽电极和所述浮栅电极由相同材料形成。

5.根据权利要求1所述的可电改写的半导体非易失性存储装置，其中，

配置在所述耗尽电极与所述隧道区之间、以及所述耗尽电极与所述漏区之间的耗尽电极绝缘膜的厚度大于等于所述栅绝缘膜的膜厚。

6.一种可电改写的半导体非易失性存储装置，该半导体非易失性存储装置具有：

第1导电型的半导体基板；

第2导电型的源区和漏区，它们相互隔着间隔而设在所述半导体基板的表面；

沟道形成区，其是所述源区与所述漏区之间的所述半导体基板的表面；

浮栅电极，其隔着栅绝缘膜而设在所述源区、所述漏区和所述沟道形成区的上方；

控制栅电极，其与所述浮栅电极隔着控制绝缘膜而设置，且与所述浮栅电极电容耦合；

隧道区，其设在所述漏区的一部分中；

隧道绝缘膜，其设在所述隧道区的表面与所述浮栅电极之间；以及

耗尽电极，其在所述隧道绝缘膜的附近，隔着耗尽电极绝缘膜配置在所述隧道绝缘膜上的所述浮栅电极的周围，用于使所述隧道区的一部分耗尽，且能够自由地改变电位。

7.根据权利要求6所述的可电改写的半导体非易失性存储装置，其中，

所述耗尽电极被分割为多个部分，且隔着所述耗尽电极绝缘膜配置在所述隧道区的所述浮栅电极的周围。

8.根据权利要求6所述的可电改写的半导体非易失性存储装置，其中，

所述耗尽电极和所述浮栅电极由相同材料形成。

9.根据权利要求6所述的可电改写的半导体非易失性存储装置，其中，

配置在所述耗尽电极与所述浮栅电极之间的耗尽电极绝缘膜的厚度大于等于所述栅绝缘膜的膜厚。

10.一种可电改写的半导体非易失性存储装置，该半导体非易失性存储装置具有：

第1导电型的半导体基板；

第2导电型的源区和漏区，它们相互隔着间隔而设在所述半导体基板的表面；

沟道形成区，其是所述源区与所述漏区之间的所述半导体基板的表面；

浮栅电极，其隔着栅绝缘膜而设在所述源区、所述漏区和所述沟道形成区的上方；

控制栅电极，其与所述浮栅电极隔着控制绝缘膜而设置，且与所述浮栅电极电容耦合；

隧道区，其设在所述漏区的一部分中；

隧道绝缘膜，其设在所述隧道区的表面与所述浮栅电极之间；以及

第1导电型的高杂质浓度区，其设在所述隧道区的附近，用于在所述漏区及所述隧道区中产生耗尽层，且能够自由地设定电位。

11.根据权利要求10所述的可电改写的半导体非易失性存储装置，其中，

所述第1导电型的高杂质浓度区被分割为多个部分，且配置在所述隧道区的周围，能够对各个所述第1导电型的高杂质浓度区设定独立的不同电位。