[发明专利]半导体非易失性存储装置

说明书

技术领域

本发明涉及在电子设备中使用的可电改写的半导体非易失性存储装置。

背景技术

可电改写的半导体非易失性存储装置的基本单元是存储单元，基本上具有如下所述的结构。即、在P型硅基板上，隔着沟道区配置有N型源区和N型漏区，在N型漏区上的一部分中设有隧道区，隔着由约或更薄的氧化硅膜、或者氧化硅膜与氮化硅膜的复合膜等构成的隧道绝缘膜形成有浮栅电极，在浮栅电极上隔着由薄的绝缘膜构成的控制绝缘膜而形成有控制栅电极，浮栅电极与控制栅电极进行了强电容耦合。浮栅电极与周围电绝缘，能够在其内部长期间蓄积电荷。

浮栅电极及控制栅电极是在沟道区上方延伸地设置的，沟道区的电导率随浮栅电极的电位而变化。因此，通过改变浮栅电极中的电荷量，能够对信息进行非易失性的存储。通过在兼任隧道区的漏区上，对控制栅极施加约15V以上的电位差，能够产生隧道电流，隔着隧道区的隧道绝缘膜使浮栅的电子释放到漏区、或者相反地向浮栅电极注入电子。

由此，使浮栅的电荷量变化，作为非易失性存储器来发挥功能。通过以矩阵状配置多个如上所述的存储单元，能够形成存储器阵列，得到大容量的半导体非易失性存储装置。

这里，具有使电子通过的隧道绝缘膜的隧道区尤为重要。它对于一方面要能实现数十万次存储信息的改写、另一方面要能数十年长期保存存储信息(电荷的保持)的要求，起到了决定性的作用。

作为隧道区及隧道绝缘膜的可靠性改善措施，还提出了与漏区相邻地设置杂质浓度不同的隧道区来提高改写特性和保持特性的例子(例如，参照专利文献1)。

【专利文献1】日本特开平1-160058号公报

但是，在像改善例那样在与漏区独立地设有专用隧道区的半导体装置中，存在占有面积增大、半导体装置的成本上升等问题。并且，对于对改写特性和保持特性有显著影响的隧道区边缘部，也未作任何考虑。因此，本发明的课题在于，得到在不增加占有面积的情况下抑制了隧道绝缘膜的劣化而具有高可靠性的可电改写的半导体非易失性存储装置。

发明内容

作为用于解决上述课题的一个方法，本发明的可电改写的半导体非易失性存储装置具有：第1导电型的半导体基板；第2导电型的源区和漏区，它们相互隔着间隔而设在所述半导体基板的表面；沟道形成区，其是所述源区与所述漏区之间的所述半导体基板的表面；浮栅电极，其隔着栅绝缘膜而设在所述源区、所述漏区和所述沟道形成区的上方；控制栅电极，其与所述浮栅电极隔着控制绝缘膜而设置，且与所述浮栅电极电容耦合；隧道区，其设在所述漏区的一部分中；以及隧道绝缘膜，其设在所述隧道区的表面与所述浮栅电极之间，所述隧道区的周围部分被挖陷，在挖陷后的所述漏区中，隔着耗尽电极绝缘膜，配置有能够自由地改变电位的耗尽电极，该耗尽电极用于使所述隧道区的一部分耗尽。

发明效果如下：

能够防止电场集中于对可电改写的半导体非易失性存储装置的改写特性和保持特性有显著影响的隧道区中容易产生缺陷的边缘部，增大耦合率，去除不良部位，能够得到在不增加占有面积的情况下抑制了隧道绝缘膜的劣化而具有高可靠性的可电改写的半导体非易失性存储装置。

附图说明

图1是表示半导体非易失性存储装置的第1实施例的示意性剖面图。

图2是表示半导体非易失性存储装置的第1实施例的示意性俯视图。

图3是表示在半导体非易失性存储装置的第1实施例中形成了耗尽层的状态的示意性剖面图。

图4是表示半导体非易失性存储装置的第2实施例的示意性剖面图。

图5是表示半导体非易失性存储装置的第2实施例的示意性俯视图。

图6是表示在半导体非易失性存储装置的第2实施例中形成了耗尽层的状态的示意性剖面图。

图7是表示半导体非易失性存储装置的第3实施例的示意性剖面图。

图8是表示半导体非易失性存储装置的第3实施例的示意性俯视图。

图9是表示在半导体非易失性存储装置的第3实施例中形成了耗尽层的状态的示意性剖面图。

符号说明

101：P型硅基板；201：源区；202：漏区；251：耗尽层；301：栅绝缘层；302：耗尽电极绝缘膜；401：隧道绝缘膜；501：浮栅电极；601：控制绝缘膜；701：控制栅电极；801：隧道区；971：耗尽电极。

具体实施方式

以下，参照附图，根据实施例说明用于实施发明的各种方式。

【实施例1】