[发明专利]基板结构、封装结构及其制法

说明书

技术领域

本发明涉及一种基板结构、封装结构及其制法，尤指一种球栅数组型式的基板结构、封装结构及其制法。

背景技术

为符合现今电子产品轻薄短小的发展趋势，同时有效缩小半导体封装结构的尺寸，业界发展出一种球栅数组半导体封装结构，其主要特色在于将半导体芯片设置于基板的贯穿开口中，并借由多个焊线将该半导体芯片电性连接至基板。此种封装结构能够缩短焊线长度与增加电性品质，并可降低封装结构的整体厚度。

请参阅图1，其为现有例如美国专利第5,583,378、6,395,582与6,537,848号的封装结构的剖视图。如图所示，其先提供一具有贯穿开口100的基板10，并于该基板10的一表面上设置承载板11以封盖该开口100，接着，将半导体芯片12设置于该基板10的开口100中的承载板11上，并借由焊线13以电性连接该基板10的打线垫101与半导体芯片12，并于该半导体芯片12、焊线13与打线垫101上包覆封装胶体14，最后，于该基板10的球垫102上设置焊球15。

然而，前述封装结构均需设置有基板，而造成整体成本的增加；此外，现有封装结构的基板中通常具有多层的线路层与介电层，所以最终封装结构的厚度将较厚，而不利于产品的微小化。

因此，如何避免上述现有技术中的种种问题，俾解决封装结构的成本较高与厚度较厚的问题，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种基板结构、封装结构及其制法，能有效降低成本，并减少厚度。

本发明所提供的基板结构，包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；以及保护层，其覆盖于该介电层的第一介电层表面与线路上。

本发明还提供一种封装结构，其包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；保护层，其覆盖于该介电层的第一介电层表面与线路上；半导体芯片，其设置于该介电层的第二介电层表面上，且电性连接该第一电性连接垫；以及封装胶体，其形成于该介电层的第二介电层表面上，且包覆该半导体芯片与第一电性连接垫。

本发明还提供一种基板结构的制法，其包括：于具有相对的第一表面与第二表面的基材的该第一表面上形成多个第一电性连接垫与第二电性连接垫；于该第一表面上形成介电层，且各该第一电性连接垫与第二电性连接垫的一端外露于该介电层的表面；于该介电层、第一电性连接垫与第二电性连接垫上形成多个线路，各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；于该介电层与线路上覆盖保护层；以及移除该基材，以外露该第一电性连接垫、第二电性连接垫及其周围的介电层。

本发明还提供一种封装结构的制法，其包括：提供一基板结构，其包括：介电层，其具有相对的第一介电层表面与第二介电层表面；多个第一电性连接垫与第二电性连接垫，其嵌埋于该介电层，且外露于该第一介电层表面与第二介电层表面；多个线路，其设于该第一介电层表面、第一电性连接垫与第二电性连接垫上，且各该线路的两端分别连接该第一电性连接垫与第二电性连接垫；及保护层，其覆盖于该介电层的第一介电层表面与线路上；于该介电层的第二介电层表面上设置与该第一电性连接垫电性连接的半导体芯片；以及于该介电层的第二介电层表面上形成包覆该半导体芯片与第一电性连接垫的封装胶体。

由上可知，因为本发明的基板结构与封装结构中均不具有基板，所以可降低整体成本，并缩减整体厚度；此外，本发明仅具有一层的线路，故可进一步有利于基板结构与封装结构的厚度的减少。

附图说明

图1为现有的封装结构的剖视图；

图2A至图2R为本发明的基板结构、封装结构及其制法的第一实施例的剖视图，其中，图20’与图2P’分别为图20与图2P的俯视图；以及

图3A至图3D为本发明的封装结构及其制法的第二实施例的剖视图。

主要组件符号说明

10     基板

100    开口

101    打线垫

102    球垫

11     承载板