[发明专利]标准单元库模型的时序验证方法

权利要求书

1.一种标准单元库模型的时序验证方法，包括：

通过电路仿真验证标准单元库模型的坐标点和/或内插值点上的时序信息。

2.根据权利要求1所述的方法，其中所述电路仿真包括：

搭建包括标准单元库模型的电路模型的第一仿真电路；

根据标准单元库模型的坐标点设置输入信号的渡越时间和输出负载电容；

采用所述第一仿真电路进行仿真，获得第一仿真结果。

3.根据权利要求2所述的方法，其中所述验证包括：

判断标准单元库模型的坐标点上的时序信息与所述第一仿真结果相比的误差是否处于第一阈值范围内，如不在所述第一阈值范围内，则重新设置所述坐标点。

4.根据权利要求1所述的方法，其中所述电路仿真包括：

搭建包括标准单元库模型的电路模型的第二仿真电路，在所述第二仿真电路的输入端放置缓冲器；

根据标准单元库模型的内插值点设置输入信号的渡越时间和输出负载电容；

采用所述第二仿真电路进行仿真，获得第二仿真结果。

5.根据权利要求4所述的方法，其中所述验证包括：

进行静态时序分析以获取静态时序分析结果；

比较所述静态时序分析结果以及所述第二仿真结果，当两者误差在第二阈值范围内，则认为库模型文件中的坐标点合理，反之，则重新设置所述坐标点。

6.根据权利要求3所述的方法，其特征在于，所述第一阈值为小于1％。

7.根据权利要求5所述的方法，其特征在于，所述第二阈值为小于1％。

8.根据权利要求6或7所述的方法，其特征在于，当存在连线RC延迟时，所述第一阈值与所述第二阈值均为小于5％。

9.根据权利要求1所述的方法，其特征在于，采用HSPICE对第一仿真电路和/或第二仿真电路进行仿真。

10.根据权利要求5所述的方法，其特征在于，采用DC来进行静态时序分析。