[发明专利]移位寄存器单元、移位寄存器电路、阵列基板及显示器件

说明书

技术领域

本发明涉及液晶显示器制造领域，尤其涉及移位寄存器单元、移位寄存器电路、阵列基板及显示器件。 

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array，阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。 

其中，移位寄存器电路包括若干个移位寄存器单元，每一移位寄存器单元对应一条栅线，具体的每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单元的输入端。传统的移位寄存器电路中的每一移位寄存器单元为12TFT(Thin Film Transistor，薄膜场效应晶体管)1Cap(电容)结构，发明人发现该结构的移位寄存器对去噪声薄膜晶体管的偏置电压作用时间仍较长，占空比约50％，对移位寄存器电路的工作寿命不利。 

发明内容

本发明的实施例提供移位寄存器单元、移位寄存器电路、阵列基板及显示器件，以减少移位寄存器对去噪声薄膜晶体管的偏置电压作用时间，延长器件使用寿命。 

为达到上述目的，本发明的实施例采用如下技术方案： 

一方面，提供一种移位寄存器单元，包括： 

一电容，具有两极，其中第一极与输出端连接； 

第一晶体管，该第一晶体管的栅极与源极分别连接信号输入端， 该第一晶体管的漏极连接所述电容的第二极； 

第二晶体管，该第二晶体管的栅极连接复位端，该第二晶体管的源极连接所述第一晶体管的漏极，该第二晶体管的漏极连接低电平端； 

第三晶体管，该第三晶体管的栅极连接所述第一晶体管的漏极，该第三晶体管的源极连接第一时钟信号端，该第三晶体管的漏极连接所述输出端； 

第四晶体管，该第四晶体管的栅极连接所述复位端，该第四晶体管的源极连接所述输出端，该第四晶体管的漏极连接所述低电平端； 

第五晶体管，该第五晶体管的源极连接所述第二晶体管的源极，该第五晶体管的漏极连接所述低电平端； 

第六晶体管，该第六晶体管的栅极连接所述第五晶体管的栅极，该第六晶体管的源极连接所述第四晶体管的源极，该第六晶体管的漏极连接所述第四晶体管的漏极； 

去噪控制模块，该去噪控制模块的第一反馈端连接所述输出端、该去噪控制模块的低电平输入端记为第二输入端连接所述低电平端、该去噪控制模块的去噪声控制端连接所述第五晶体管的栅极、该去噪控制模块的高电平输入端记为第三输入端连接所述第一时钟信号端或高电平端； 

其中，所述第五晶体管和第六晶体管用于在所述去噪控制模块的去噪声控制端为高电平时导通，在所述去噪控制模块的去噪声控制端为低电平时截止，从而实现在有噪声电压时所述第五晶体管和第六晶体管导通，通过低电平端将噪声电压拉低；无噪声电压时所述第五晶体管和第六晶体管导通截止，不影响所述移位寄存器单元的正常工作。 

另一方面，提供一种移位寄存器电路，包括串联的多个上述的移位寄存器单元，除第一个移位寄存器单元和最后一个移位寄存器单元外， 

其余每个移位寄存器单元的输出端连接与其相邻的下一个移位寄存器单元的输入端，每个移位寄存器单元的复位端连接与其相邻的 下一个移位寄存器单元的输出端。 

再一方面，提供一种阵列基板，在所述阵列基板上形成有移位寄存器电路； 

所述移位寄存器电路为上述的移位寄存器电路。 

又一方面，提供一种显示器件，包括： 

显示区域，具有用于显示图像的多个像素； 

移位寄存器电路，用于将扫描信号送至所述显示区域；以及 

数据驱动电路，用于将数据信号送至所述显示区域。 

其特征在于，所述移位寄存器电路为上述的移位寄存器电路。 

本发明实施例提供了移位寄存器单元、移位寄存器电路、阵列基板及显示器件，使得只有在输出端(OUTPUT)和/或驱动TFT的栅极(第三晶体管的栅极)存在噪声时才打开去除噪声晶体管，从而减少去除噪声晶体管的偏置电压作用时间，同时，也就减缓了去除噪声晶体管的阈值电压偏移速度，进而使得移位寄存器工作可靠性和稳定性增加，从而延长移位寄存器的工作寿命。 

附图说明