[发明专利]一种高频时钟占空比测试电路

权利要求书

1.一种高频时钟占空比测试电路，其特征在于包括积分电路，比较电路及控制逻辑；其中：

积分电路将N个周期内高低电平的时间量转换为电压量，将N个周期时间定义为积分区间；积分电路包括两个开关电容积分单元，一个开关电容积分单元将N个时钟周期内高电平的时间量积分为评估电压Veval，另一个开关电容积分单元在N个时钟周期内保持常通，将N个时钟周期内总的时间量积分为参考电压Vtotal；积分结束后保持电压值不变，N为大于等于1的整数；

比较电路依次将评估电压Veval与参考电压Vtotal的分压进行比较，比较的结果DC_TEST通过比较器串行输出；n为大于等于1的整数；

控制逻辑产生控制积分电路工作的信号、控制比较电路工作的信号，以及测试标志信号FLAG，测试标志信号FLAG用于标识比较输出信号DC_TEST的有效时间；DC_TEST高电平的时间与FLAG高电平的时间的比值即为时钟信号的占空比。

2.如权利要求1所述的电路，其特征在于所述积分电路由控制逻辑内部的计数器控制，在N个时钟周期内进行积分，电容积分单元由开关电容充放电电路及源跟随电路组成。

3.如权利要求1所述的电路，其特征在于所述控制逻辑输出表征积分区间信号CON，积分区间信号CON作为一个开关电容积分单元的输入，产生参考电压Vtotal，积分区间信号CON与时钟信号CLK相与作为另一开关电容积分单元的输入，产生评估电压Veval。

4.如权利要求1所述的电路，其特征在于所述比较电路由分压电阻串、开关阵列及比较器组成，分压电阻串根据设计选择的n值及功耗选择合适的电阻值，开关阵列受控制逻辑控制，依次将电阻串各节点的电压传输至比较器输入端，比较器的另一端连接评估电压Veval，比较器输出的结果为测试信号DC_TEST。