[发明专利]堆叠式半导体封装结构及其制造方法

说明书

技术领域

本发明涉及半导体封装的领域，更具体地讲，涉及一种堆叠式半导体封装结构及其制造方法。

背景技术

随着电子装置的尺寸越来越小，通过在一个半导体封装结构中堆叠多个芯片或堆叠半导体封装体来实现高的集成密度。一种堆叠式半导体封装结构是将逻辑封装体和存储器封装体嵌入一个封装体中的层叠封装结构。利用堆叠式半导体封装技术，在一个半导体封装结构中可以包括不同类型的半导体器件。

图1A和图1B是CN101221945A中公开的可重复堆叠的封装体的结构剖视图及其堆叠示意图。参照图1A，可重复堆叠的封装体100包括：基板110，具有第一表面112和背对第一表面112的第二表面114；芯片130，设置在基板110的第一表面112上并处于基板110的芯片承载区116内；连接垫170，设置在基板110的第一表面112上并且分布在芯片承载区116之外的位置；引线160，将芯片110的主动面131与连接垫170电连接；以及封装胶体140，覆盖部分基板110的第一表面112、部分芯片130与引线160及连接垫170，封装胶体140在芯片130的主动面131上形成凹槽142。封装体100还包括设置在基板110的第二表面114上的多个第一焊盘120和设置在芯片130的主动面131上的多个第二焊盘122。多个第二焊盘122被布置在凹槽142中，也就是说，多个第二焊盘122被封装胶体140暴露。参照图1B，另一个可重复堆叠的封装体100′具有与封装体100的结构相同的结构。如图1B所示，封装体100中设置于芯片130主动面131上的多个第二焊盘122对应于另一封装体100′的基板110′上的多个第一焊盘120′，多个第二焊盘122与多个第一焊盘120′之间设置有多个导电球150，从而实现封装体100和100′的叠置和电连接。

在参照图1A描述的可重复堆叠的封装体中，封装胶体140仅覆盖部分芯片130以暴露设置在芯片130的主动面131上的多个第二焊盘122。此外，多个第一焊盘120也被暴露。即使在叠置封装体100和100′之后获得的堆叠式半导体封装结构中，也不能保证导电球150能够完全覆盖成对的第一焊盘120和第二焊盘122。因此，用于两封装体叠置和电连接的第一焊盘120′、第二焊盘122和导电球150暴露于空气，容易因空气中的湿气而劣化，从而导致不可靠的电连接。

图2是KR10-0842915B1中公开的堆叠式半导体封装结构的剖视图。参照图2，堆叠式半导体封装结构包括堆叠的下封装体A和上封装体B。下封装体A包括：基板202，具有第一表面和背对第一表面的第二表面；芯片200，设置在基板202的第一表面上，并具有设置在其主动面上的多个第一焊盘210和多个第二焊盘220，多个第一焊盘210设置在主动面的中部，多个第二焊盘220设置在主动面的边缘部分；连接垫218，设置在基板110的第一表面上并与芯片200隔开；引线204，将芯片200的第二焊盘220电连接到连接垫218；封装胶体206，覆盖基板202的第一表面、芯片200与引线204及连接垫218；多个连接图案212，设置在封装胶体206中，每个连接图案212包括从封装胶体206突出到外部的一端和电连接到多个第一焊盘210的另一端；以及多个焊球208，设置在基板202的第二表面上，以用于下封装体A与外部器件的电连接。上封装体B包括基板202a、芯片200a、连接垫218a、引线204a、封装胶体206a和多个焊球208a，芯片200a具有多个焊盘220a。换言之，除了不具有第一焊盘210和连接图案212之外，上封装体B的结构与下封装体A的结构相同。下封装体A的多个连接图案212的一端与上封装体B的多个焊球208a接触并电连接，从而实现下封装体A与上封装体B的叠置和电连接。

在参照图2描述的堆叠式半导体封装结构中，用于两封装体叠置和电连接的连接图案212的一部分和焊球208a暴露于空气，容易因空气中的湿气而劣化，从而导致不可靠的电连接。此外，连接图案212的连接到焊球208a的一端从封装胶体206突出，且焊球208a沿着堆叠式半导体封装结构的厚度方向电结合到连接图案212的一端(即，半导体封装结构的高度包括焊球208a的高度和连接图案212的一端的高度)，因此，参照图2描述的堆叠式半导体封装结构具有较大的封装高度。

发明内容

本发明的一个目的在于提供一种能够避免电连接部件因暴露于湿气而劣化或减轻该劣化的堆叠式半导体封装结构及其制造方法。

本发明的另一目的在于提供一种高度能够得到减小的堆叠式半导体封装结构及其制造方法。