[发明专利]共栅共源驱动电路

说明书

技术领域

本发明涉及低侧、高侧、以及推挽型输出驱动电路，更具体地说，本发明涉及包括至少一个共栅共源晶体管的输出驱动电路。

背景技术

在设计用于消费和汽车电子的硅器件的时候，成本是一个、并且有时候是一个主导性的考虑因素。为达到成本缩减，工艺技术和/或掩模对电路设计者施加了一些熟知的约束。在已知或预期电路曝露于高电压条件的情况下，这些约束经常需要使用低电压元件。例如，对于一个给定的工艺技术和/或掩模，生产具有一定设计最大电压(例如，45V)的元件并不少见。当为高电压(例如，60V)应用设计和生产电路时，成本因素可能需要使用一个工艺技术和/或掩模，使得相应的器件具有一个相对较低的最大电压。当设计一个使用最大电压小于电路应用电压的元件的电路时，必须引起特别的注意，以保证没有个体器件操作在一个电压超过较低最大额定电压的高电压应用中。例如，设计者能够利用多个保护性的齐纳二极管，用来保护包括的MOSFET器件的Vd和Vg。这一解决方法给电路设计增加了复杂性，并且附加的保护性元件不利地增加了电路裸片尺寸。

对电路设计技术领域而言，存在一个如下需求：解决上文指出的复杂性和裸片尺寸问题，同时允许电路设计者使用最大额定电压小于电路电压的元件。

在本专业中众所周知，对于高电压电路提供共栅共源(cascode)器件。该共栅共源器件的栅极连接至一个固定参考电压。该配置的一个问题在于，该共栅共源器件(栅极连接至该供电轨)消除了当激活开关晶体管时，电路支持在输出节点的电压摆动至供电轨电压这一操作。

对电路设计技术领域而言，存在解决上文的问题的需求。

发明内容

在一种实施方式中，驱动电路包含：一个配置成耦合至负载电路的输出节点，所述负载电路由配置成接收第一参考电压的第一参考电压节点供电；一个具有耦合在输出节点和中间节点之间的源漏路径的第一晶体管；一个具有耦合在中间节点和第二参考电压节点之间的源漏路径的第二晶体管，所述第二参考电压节点配置成接收第二参考电压；以及耦合在第一晶体管的栅极和第三参考电压节点之间的电流源，所述第三参考电压节点配置成接收第三参考电压。第二晶体管具有配置成接收开关控制信号的栅极。

在一种实施方式中，第一晶体管具有一个设计最大电压V1，并且第二晶体管具有一个设计最大电压V2。第三参考电压小于或等于V2，并且第一参考电压和第三参考电压之间的差小于或等于V1。

在另一种实施方式中，第一晶体管具有一个设计最大电压V1，并且第二晶体管具有一个设计最大电压V2。第三参考电压小于或等于V1，并且第一参考电压和第三参考电压之间的差小于或等于V2。

在一种实施方式中，驱动电路包含：一个输出节点；一个具有耦合在输出节点和第一中间节点之间的源漏路径的第一晶体管；一个具有耦合在第一中间节点和第一参考电压节点之间的源漏路径的第二晶体管，所述第一参考电压节点配置成接收第一参考电压；一个具有耦合在输出节点和第二中间节点之间的源漏路径的第三晶体管；一个具有耦合在第二节点和第二参考电压节点之间的源漏路径的第四晶体管，所述第二参考电压节点配置成接收第二参考电压；一个耦合在第一晶体管的栅极和第三参考电压节点之间的第一电流源，所述第三参考电压节点配置成接收第三参考电压；以及一个耦合在第三晶体管的栅极和第三参考电压节点之间的第二电流源。第二和第四晶体管具有配置成接收差动开关控制信号的栅极。

在一种实施方式中，第二和第三晶体管均具有一个设计最大电压V1，并且第一和第四晶体管均具有一个设计最大电压V2。第三参考电压小于或等于V2，并且第一参考电压和第三参考电压之间的差小于或等于V1。

在一种实施方式中，驱动电路包含：一个具有设计最大电压V2的开关晶体管；一个具有设计最大电压V1的共栅共源晶体管，该共栅共源晶体管与开关晶体管串联地源漏耦合；以及一个耦合在中间电压节点和共栅共源晶体管的栅极之间的电流源。中间电压节点配置成接收设定在驱动电路低供电电压和高供电电压Vhigh之间的中间电压Vmed；所述中间电压Vmed符合如下条件：a)Vmed＜＝V2和b)Vhigh-Vmed＜＝V1。