[实用新型]一种中压大电流N通道增强型功率MOS管有效

专利信息
申请号: 201120001681.5 申请日: 2011-01-05
公开(公告)号: CN201904342U 公开(公告)日: 2011-07-20
发明(设计)人: 董超;辛烨;王安顺 申请(专利权)人: 西安后羿半导体科技有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/423
代理公司: 西安创知专利事务所 61213 代理人: 谭文琰
地址: 710065 陕西省西安*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 中压大 电流 通道 增强 功率 mos
【说明书】:

技术领域

实用新型涉及一种N通道增强型MOS管,尤其是涉及一种中压大电流N通道增强型功率MOS管。

背景技术

MOSFET(英文Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET的缩写,简称金氧半场效晶体管)分耗尽型和增强型两种类型。其中,耗尽型MOS管是即使gate(即栅极)与source(即源极)间的电压为0,只要在drain(即漏极)与source(即源极)间加上电压,就会有漏极电流iD形成;而增强型MOS管由于没有原始导电沟道,必须通过在gate与source间加电压才能形成漏极电流iD

对于增强型MOS管来说,由漏极到源极的电流即漏-源电流iDs随着gate端上所加电压Vg的增加而增加。当gate端不加电压时,iDs为0。现有的电压值为40V到200V的中压MOS管多为增强型MOS管,其功率比耗尽型MOS管大,主要有VMOS、DMOS、VDMOS等工艺结构。其中,VMOSFET(即VMOS管)的导通内阻较小,没有JFET效应,且栅极与漏极之间的电容值Cgd最小,有最快的开关响应速度,但其缺点是V型底部尖端容易造成高电场的过度聚集而导致击穿,且沟槽蚀刻过程不稳定会造成临界电压不稳。DMOSFET(即DMOS管)的制程稳定简单,p-body和源极区可利用相同的窗口扩散来获得,成本小,但其缺点是导通内阻大,有JFET效应。由于p-n界面转角处的电力线集中,易发生雪崩击穿。现有的耐压电压为70V且导通电流为80A的N型Power MOSFET(即N通道增强型功率MOS管)的导通内阻大,因而造成导通损耗较大,雪崩电流值受到限制,可靠性不高,并且在充电器、电源管理系统等领域转换效率一般。

实用新型内容

本实用新型所要解决的技术问题在于针对上述现有技术中的不足,提供一种中压大电流N通道增强型功率MOS管,其设计合理、导通电流大、耐压能力强且、导通内阻小、抗雪崩击穿能力强、可靠性高,能有效解决现有中压大电流功率MOS管存在的导通内阻大,损耗严重,可靠性低等多种不足。

为解决上述技术问题,本实用新型采用的技术方案是:一种中压大电流N通道增强型功率MOS管,其特征在于:包括由漏极金属底层、N型衬底层和N型外延层组成的漏区、在所述漏区上扩散形成的P型基区、通过刻蚀方法开在P型基区中部且其深度大于P型基区深度的栅极沟槽、由填充在所述栅极沟槽内的多晶硅层组成的栅极、覆盖在多晶硅层上的绝缘层以及由布设在P型基区上方且位于所述栅极上部外侧的N+源区和布设在P型基区与绝缘层上方的源极金属顶层组成的源区,所述漏区布设在底部且所述源区布设在顶部,且所述栅区和P型基区布设在所述漏区和源区之间;所述漏极金属底层布设在N型衬底层底部,所述N型外延层布设在N型衬底层上;所述P型基区布设在N型外延层上方,所述栅区与N+源区、绝缘层、P型基区和N型外延层之间均通过栅氧层进行分隔,所述源极金属顶层与所述栅极之间通过绝缘层进行隔离,所述栅区的下部为U字形。

上述一种中压大电流N通道增强型功率MOS管,其特征是:所述漏极金属底层的垂直向厚度为1.4μm±0.1μm,N型衬底层的垂直向厚度为152μm~203μm,所述N型外延层的垂直向厚度为4μm~50μm,源极金属顶层的垂直向厚度为4μm±0.5μm。

上述一种中压大电流N通道增强型功率MOS管,其特征是:所述栅氧层布设在所述栅极沟槽的侧壁上。

本实用新型与现有技术相比具有以下优点:

1、结构设计合理、占有面积小,降低了功率MOS管的单元尺寸。

2、加工制作简便且使用效果好,采用在管芯上开沟槽腐蚀挖槽的Trench MOSFET技术,沟槽结构的沟道是纵向的,在其侧壁可制作MOS的栅极,所占用面积比横向沟道小,从而能进一步提高元胞密度,在器件性能上增强了MOSFET的抗雪崩击穿能力,有效减少导通内阻,减低驱动电压,其导通内阻仅为5.6mΩ。另外,本实用新型的导通电流为80A,耐压最小70V。

3、没有JFET效应,正常应用时由于其低驱动电压需求提高了工作效率,极低的导通内阻有效减低了MOSFET导通损耗,提高了器件可靠性。

4、栅槽底部采用双层栅介质,从而改善击穿电压,耐压程度更高,提高了期间的可靠性。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安后羿半导体科技有限公司,未经西安后羿半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120001681.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top