[实用新型]基于NIOSII处理器的高速成像系统

说明书

技术领域

本实用新型涉及基于NIOSII处理器的高速成像系统，尤其涉及基于NIOSII处理器的双路高速成像系统。 

背景技术

如今成像系统在航空航天、天文观测、生物医学、工业、农业等领域得到了十分广泛的应用。但是随着现代科学技术的发展，尤其是军事国防、天文观测、农业信息化等领域的发展和深入，对成像系统的成像速度、成像质量提出了越来越高的要求，高性能成像系统的研究无论是对于国民经济增长以及科学研究的促进都具有十分重要的意义。 

NIOSII是采用流水线技术和哈弗结构的通用RISC处理器，它具有以下特点：具备完整的32位指令集、32位数据通道和地址空间；支持32个外部中断源；单指令的32位与32位乘法和除法结果是32位；对于结果为64位或128位的乘法，提供专用指令；带有单指令桶形移位寄存器；可以访问各种片内外设，提供与片外存储器和外设的接口；具有硬件辅助调试模块，NIOSII处理器可以在IDE下执行开始、停止、单步执行和追踪等操作。随着SOPC技术的日益成熟，SOPC结合了SOC和PLD、FPGA各自的优点，一般具备以下基本特征：至少包含一个嵌入式处理器内核；具有小容量片内高速RAM资源；丰富的IP Core资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路；单芯片、低功耗、微封装。用户可以灵活定制满足需要的嵌入式处理器(NIOSII)，也可以应用HDL语言设计自定义外设备，同时Avalon总线支持各种外设之间的互相访问，提高了SOPC系统在嵌入式领域的应用。 

实用新型内容

本实用新型目的在于提供高速的成像系统，以满足对成像系统的成像速度、成像质量提出的越来越高的要求。 

本实用新型为此提供了基于NIOSII处理器的高速成像系统，其包括光学成像部分、嵌入式图像采集系统和主控计算机；其中所述光学成像部分包括光学镜头和图像传感器，所述嵌入 式图像采集系统包括嵌入式最小系统、图像传感器控制器和像素信号处理电路；其中所述嵌入式最小系统包括嵌入式CPU、时钟产生电路、SDRAM和网卡，用以完成该嵌入式图像采集系统的任务调度和与所述主控计算机之间的数据和命令传输；当所述嵌入式图像采集系统从以太网收到该主控计算机的图像采集指令后，该图像采集指令包括曝光时间和读出区域参数，该嵌入式CPU把该曝光时间和读出区域参数写入所述传感器控制器相对应的寄存器中，然后该嵌入式CPU向传感器控制器发出图像采集指令，当该传感器控制器收到该命令后，该传感器控制器的主状态机从空闲状态跳入曝光状态，完成曝光、像素读出和像素存储，当一帧图像存储完成后，该嵌入式图像采集系统将一帧图像上传到所述主控计算机。 

优选地，在所述像素读出状态下，所述传感器控制器从两个输出端口读出像素信号。 

优选地，从输出端口读出的像素信号先经过一个电压跟随电路对该像素信号进行电流放大，放大后的信号进入差分放大电路，差分放大后的信号进入AD变换电路，在AD时钟的驱动下把该像素信号转换为12位的数字信号，该数字信号先进入DMA中的缓存，当有256个像素读出后，DMA把256个像素数据写入SDRAM，直至一帧图像全部写入SDRAM。 

更进一步地，所述图像传感器采用CMOS图像传感器LUPA4000，所述传感器控制器采用FPGA时序控制电路。 

附图说明

图1为本实用新型的基于NIOSII处理器的高速成像系统的总体设计框图； 

图2为本实用新型的基于NIOSII处理器的高速成像系统的嵌入式图像采集系统的原理框图； 

图3为本实用新型的基于NIOSII处理器的高速成像系统的嵌入式图像采集系统的工作流程图； 

图4为本实用新型的基于NIOSII处理器的高速成像系统的嵌入式最小系统框图； 

图5为本实用新型的基于NIOSII处理器的高速成像系统的图像传感器LUPA-4000的结构图； 

图6为本实用新型的基于NIOSII处理器的高速成像系统的图像传感器控制器原理框图； 

图7为本实用新型的基于NIOSII处理器的高速成像系统的曝光控制时序原理图； 

图8为本实用新型的基于NIOSII处理器的高速成像系统的像素读出时序原理图； 

图9为本实用新型的基于NIOSII处理器的高速成像系统的像素信号处理原理框图；