[实用新型]一种晶体管

说明书

技术领域

本申请涉及一种晶体管，更具体地，本申请涉及一种界定的晶粒多晶硅薄膜晶体管。 

背景技术

低温结晶非晶硅(a-Si)薄膜可以应用到便宜的大面积电子的玻璃衬底上，从而在业界吸引了相当大的关注。建立在金属诱导单向晶化(MIUC)多晶硅(poly-Si)上的薄膜晶体管(TFTs)展示出了高的载流子迁移率和良好的设备均匀性能，可以用于实现有源矩阵平板显示器和图像传感器。 

然而，MIUC-TFT在后来的退火工艺中，玻璃衬底收缩会引起连续掩膜不对准的问题，而且多晶硅沟道中残余的镍会影响TFT长期的稳定性。MIUCTFT的电学性能可能会转移并且存在更高的断态泄漏电流以及漏击穿问题，现有技术中存在减少MIC TFT中的镍浓度的几种方法：例如，通过镍介质的晶化非晶硅的硅氮化合物(SiNx)保护层获得碟状多晶硅。在这个方法中，镍被溅射到SiNx/a-Si层并且接着在600℃左右温度下退火，SiNx保护层控制着镍浓度在MIC层可控制的范围内。但是，此工艺实现复杂，并且在后面的真空下还需要移除保护层。 

在申请人先前的研究中，采用基于溶剂的MIC(SMIC)制造多晶硅TFT的工艺，低浓度镍的多晶硅包括控制溶剂中镍吸附工艺获得的碟状晶畴。与物理气相沉积(PVD)方法相比，SMIC工艺更为快速，简单，便宜。该技术可以解决由玻璃衬底收缩引起的连续掩膜不对准问题，但是随机的晶体核分布需要更长的退火时间，这对于大面积玻璃衬底而言很不现实。 

实用新型内容

为克服现有技术中大面积玻璃衬底中随机晶体核分布时间长的缺陷，本实用新型提出一种多晶硅薄膜晶体管。 

根据本实用新型的一个方面，提出了一种晶体管，包括：多晶硅薄膜作为有源层制造P沟道的TFTs，成核点(NS)以及补充点(SS)通过组合溶剂法提供，成核点和补充点重复性有规则分布，实现相同形状和大小的晶畴。 

获取不同形状的晶畴，构建蜂窝结构和带状结构。 

界定的SS面积为4μm×4μm并且均匀地分布在NS周围；SS间距是8μm。 

界定的SS面积为4μm×4μm并且均匀地分布在NS周围，SS间距是8μm，六边形的NS尺寸为15μm、10μm、5μm或者4μm。 

NS是矩形的，其中较长边长度与非晶硅衬底相同，矩形的宽度为8μm、6μm、4μm或者2μm，两个相邻的矩形间距固定为60μm。 

附图说明

图1示出样品浸入到Ni(NO3)2/NH4OH混合物中的横截面示意图； 

图2示出蜂窝晶粒多晶硅分布图； 

图3示出形成带状晶粒多晶硅分布图； 

图4示出完全晶化的DG-PS的AFM 3-D图； 

图5示出P-沟道可控晶粒poly-Si TFT横截面示意图； 

图6示出漏电流和场效应迁移率相对于以可控晶粒多晶硅作为有源层制造P型TFTs的栅电压。 

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细描述。 

在本申请中，提供一种晶体管结构和制备方法，可以减少多晶硅中残余的镍 和精确控制退火工艺。通过组合溶剂法，提供成核点(NS)以及补充点(SS)来实现。因此，结晶多晶硅薄膜有非常低的镍浓度，整个薄膜可用于制造高性能的TFTs。可获得不同形状的晶畴，其中最佳地设计出蜂窝结构和带状结构。 

如果成核点和补充点重复性有规则分布，可以实现相同形状和大小的晶畴。整个工艺是精确可控的，并且在590℃温度下结晶时间可以缩短到2小时左右。利用多晶硅薄膜作为有源层制造P沟道的TFTs展现高性能。 

界定的晶粒多晶硅材料 

界定晶粒(DG)多晶硅(Poly-Si)的准备工作 

在结晶硅晶片上覆盖一层500nm的热氧化物进行实验。通过低压化学气相沉积(LPCVD)沉积50nm的a-Si。通过光刻法界定成核点和补充点。样品浸入到Ni(NO₃)₂/NH₄OH混合物中12分钟，样品浸入到溶剂中的横截面示意图见图1，只有很小部分的a-Si暴露于溶剂外，大部分a-Si覆盖SiO₂和光刻胶。在混合物中浸泡，直到获得一定含量的镍作为金属诱导后，光刻胶被去除。接着，样品在受控环境下，在590℃温度下热处理2小时。 

分析DG Poly-Si