[实用新型]一种LDPC及其缩短码的高速译码装置

权利要求书

1.一种LDPC及其缩短码的高速译码装置，其特征在于包括：数据转换和控制模块、数据输出模块、n个中间数据寄存器、n/2个迭代结果寄存器、n个输出数据寄存器、n/2个校验节点运算模块、n/2个比特节点运算模块，

数据转换和控制模块的编码数据输出端分别与n个中间数据寄存器和n个迭代结果寄存器的输入端相连；数据转换和控制模块的帧头输出端分别与n个输出数据寄存器的帧头输入端相连；

n个中间数据寄存器按照编号顺序分为1～n/2组，同组的中间数据寄存器的输出端分别与编号相同的一个校验节点运算模块的输入端和一个比特节点运算模块的输入端相连；

n/2个迭代结果寄存器按照编号顺序分为1～n/2组，同组的迭代结果寄存器的输出端与编号相同的一个比特节点运算模块相连的输入端；

n个输出数据寄存器按照编号顺序分为1～n/2组，按照组的编号将输出数据寄存器的输入端分别与n/2个比特节点运算模块的输出端相连；比特节点运算模块同时与两个输出数据寄存器相连；

n个输出数据寄存器的输出端与数据输出模块的输入端相连；并由数据输出模块将译码数据输出。

2.根据权利要求1所述的一种LDPC及其缩短码的高速译码装置，其特征在于：所述n个中间数据寄存器为双口block RAM。