[实用新型]一种用于高速系统的两相不交叠时钟产生电路有效
| 申请号： | 201120080110.5 | 申请日： | 2011-03-24 |
| 公开（公告）号： | CN202135105U | 公开（公告）日： | 2012-02-01 |
| 发明（设计）人： | 虞君新;吴明远 | 申请（专利权）人： | 无锡思泰迪半导体有限公司 |
| 主分类号： | H03K3/017 | 分类号： | H03K3/017 |
| 代理公司： | 无锡盛阳专利商标事务所(普通合伙) 32227 | 代理人： | 顾吉云 |
| 地址： | 214028 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 高速 系统 两相 交叠 时钟 产生 电路 | ||
【权利要求书】：
1.一种用于高速系统的两相不交叠时钟产生电路，其包括占空比为50%的时钟生成电路，输入时钟连接所述占空比为50%的时钟生成电路的输入接口，所述占空比为50%的时钟生成电路的输出接口分为两路时钟信号，其特征在于：所述两路时钟信号的其中一路时钟信号直接连接占空比为a%的时钟生成电路A，另一路时钟信号连接反相器后连接占空比为a%的时钟生成电路B，所述占空比为a%的时钟生成电路A的周期和其中一路时钟信号的周期相同，所述占空比为a%的时钟生成电路A所生成的信号的上升沿的起点和所述其中一路时钟信号的上升沿的起点同步；所述占空比为a%的时钟生成电路B的周期和所述另一路时钟信号的周期相同，所述占空比为a%的时钟生成电路B所生成的信号的上升沿的起点和所述另一路时钟信号通过反相器后对应输出信号的上升沿的起点同步；其中a﹤50。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡思泰迪半导体有限公司，未经无锡思泰迪半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201120080110.5/1.html，转载请声明来源钻瓜专利网。
