[实用新型]一种基于游标延迟链的时间数字转换电路

权利要求书

1.一种基于游标延迟链的时间数字转换电路，其特征在于：所述电路包括：

第一延迟电路（1），所述第一延迟电路（1）具有第一延迟级，以延迟第一输入信号并产生第一输出信号；

第二延迟电路（2），所述第二延迟电路（2）具有第二延迟级，以延迟第二输入信号并产生第二输出信号；

第一计数器，所述第一计数器耦接于第一延迟电路（1），用来计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数；

第二计数器，所述第二计数器耦接于所述第一延迟电路（1），用来当第二输入信号开始时计数所述第一输出信号产生第二计数值；

相位比较器，所述相位比较器耦接于所述第一延迟电路（1），第二延迟电路（2）和第二计数器，用来比较所述第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差；

所述比较信号包含相位信息。

2.根据权利要求1所述一种基于游标延迟链的时间数字转换电路，其特征在于：

所述第一延迟级的延迟量比第二延迟级的延迟量大。

3.根据权利要求2所述一种基于游标延迟链的时间数字转换电路，其特征在于：

所述第一延迟电路（1）将第一输出信号分为N个等分的相位；

第二延迟电路（2）将第二输出信号分为N个等分的相位；

N为大于2的奇数。

4.根据权利要求3所述一种基于游标延迟链的时间数字转换电路，其特征在于：

所述相位比较器对所述第一输出信号和第二输出信号的N个相位分别进行比较，并当所述第一输出信号和第二输出信号的某个相位完全同步时第二计数器计数停止，产生比较信号并输出所述两个输入信号的时间差，所述比较信号包含相位信息。

5.根据权利要求4所述一种基于游标延迟链的时间数字转换电路，其特征在于：

所述第一输入信号和第二输入信号的时间差为根据所述第一计数值获得的时间、根据第二计数值获得的时间延迟差以及相位比较器的相位信息代表的时间差之和。

6.如权利要求1-5其中之一所述基于游标延迟链的时间数字转换电路，其特征在于：

第一延迟电路（1），包括一个与门AND1和N个反相器NOT1；

与门AND1的一个输入端接第一输入信号；

N个反相器NOT1依次串联在与门AND1的输出端和与门AND1的另一个输入端之间。

7.如权利要求6所述一种基于游标延迟链的时间数字转换电路，其特征在于：

第二延迟电路（2），包括一个与门AND2和N个反相器NOT2；

与门AND2的一个输入端接第二输入信号；

N个反相器NOT2依次串联在与门AND2的输出端和与门AND2的另一个输入端之间。

8.如权利要求7所述一种基于游标延迟链的时间数字转换电路，其特征在于：

第一计数器，耦接于所述第一延迟电路（1）的第一个相位输出端（PA0）和第一输入信号；

与门AND3和反相器NOT，第二输入信号经反相器NOT接与门AND3的一个输入端；

第一延迟电路（1）的第一个相位输出端（PA0）接与门AND3的另一个输入端；

与门AND3的输出端、第一输入信号接第一计数器。

9.如权利要求8所述一种基于游标延迟链的时间数字转换电路，其特征在于：

第二计数器，耦接于所述第一延迟电路（1）的第一个相位输出端（PA0）和第二输入信号。

10. 如权利要求9所述一种基于游标延迟链的时间数字转换电路，其特征在于：

N个相位比较器，相位比较器的输入端连接第一延迟电路（1）与第二延迟电路（2）的对应相位输出端；

或非门NOR，N个相位比较器的输出端接或非门NOR的输入端；

与门AND4，或非门NOR的输出端接与门AND4的一个输入端；

与门AND4的另一个输入端接第一延迟电路（1）的第一个相位输出端（PA0）；

与门AND4的输出端、第二输入信号接第二计数器。