[实用新型]一种基于游标延迟链的时间数字转换电路

说明书

技术领域

本实用新型涉及一种时间数字转换方法，具体地说，涉及一种基于游标延迟链的时间数字转换方法及其电路，属于电子技术领域。

背景技术

随着现代电子技术和科学基础研究的发展，时间和频率的测量和控制技术在科学技术各领域中占据着越来越重要的地位，近年来，国内外的频率标准的准确度和稳定度提高很快，应用范围也更加广泛，但是，对高准确度和稳定度频率信号的测量和对比技术的精度还不能满足。

一般而言，时间数字转换电路(Time to Digital Converting,TDC)就是用来测量频率信号的电路，它通过测量信号的延迟程度，并将信号的延迟程度转换成世纪延迟级的延迟量，也就是将信号的延迟程度以确切数目的延迟级表示。

现有的做法为：分别将第一信号和第二信号送入第一延迟电路和第二延迟电路，其中第一延迟信号(通常为待测信号)送入的时间较第二信号(通常为已知的参考信号)早，但第一延迟电路的延迟级的延迟量较第二延迟电路的延迟级的延迟量较大。因此，第二信号会慢慢追上第一信号，而当第二信号追上第一信号时，便可计算两信号分别经过的延迟级数量，并计算两延迟级群组的差异总量，便可计算出第一信号的延迟程度。常见的做法是，先以其他机制算出延迟量较大的延迟级Ts与延迟量较小的延迟级Tf的差(Ts-Tf)，再将待测信号的延迟情况以N(Ts-Tf)表示。由于此类型时间数字转换电路的结构和操作方式，以及如何计算出待测信号的延迟情况为本领域一般技术人员所知悉，本文在此不再一一赘述。

然而，这样的做法，往往需要是用整条的延迟电路，电路非常复杂，并且虽然该种做法可以达到较高的测量精度，但往往所能达到的时间或频率量程较小。

实用新型内容

本实用新型要解决的问题是针对以上不足，提供一种精密的基于游标延迟链的时间数字转换电路，以用来解决目前时间测量电路较为复杂以及量程有限的问题。

为解决以上问题，本实用新型采用以下技术方案：一种基于游标延迟链的时间数字转换电路，其特征在于：所述电路包括：

第一延迟电路，所述第一延迟电路具有第一延迟级，以延迟第一输入信号并产生第一输出信号；

第二延迟电路，所述第二延迟电路具有第二延迟级，以延迟第二输入信号并产生第二输出信号；

第一计数器，所述第一计数器耦接于第一延迟电路，用来计数所述第一输出信号产生第一计数值并且当第二输入信号输入时停止计数；

第二计数器，所述第二计数器耦接于所述第一延迟电路，用来当第二输入信号开始时计数所述第一输出信号产生第二计数值；

相位比较器，所述相位比较器耦接于所述第一延迟电路，第二延迟电路和第二计数器，用来比较所述第一输出信号和第二输出信号的相位以产生比较信号并输出第一输入信号和第二输入信号的时间差；

所述比较信号包含相位信息。

作为上述技术方案的进一步改进：

所述第一延迟级的延迟量比第二延迟级的延迟量大。

所述第一延迟电路将第一输出信号分为N个等分的相位；

第二延迟电路将第二输出信号分为N个等分的相位；

N为大于2的奇数。

所述相位比较器对所述第一输出信号和第二输出信号的N个相位分别进行比较，并当所述第一输出信号和第二输出信号的某个相位完全同步时第二计数器计数停止，产生比较信号并输出所述两个输入信号的时间差，所述比较信号包含相位信息。  

所述第一输入信号和第二输入信号的时间差为根据所述第一计数值获得的时间、根据第二计数值获得的时间延迟差以及相位比较器的相位信息代表的时间差之和。

第一延迟电路，包括一个与门AND1和N个反相器NOT1；

与门AND1的一个输入端接第一输入信号；

N个反相器NOT1依次串联在与门AND1的输出端和与门AND1的另一个输入端之间。

第二延迟电路，包括一个与门AND2和N个反相器NOT2；

与门AND2的一个输入端接第二输入信号；

N个反相器NOT2依次串联在与门AND2的输出端和与门AND2的另一个输入端之间。

第一计数器，耦接于所述第一延迟电路的第一个相位输出端和第一输入信号；

与门AND3和反相器NOT，第二输入信号经反相器NOT接与门AND3的一个输入端；

第一延迟电路的第一个相位输出端接与门AND3的另一个输入端；

与门AND3的输出端、第一输入信号接第一计数器。