[实用新型]多圈排列双IC芯片封装件

说明书

技术领域

本实用新型涉及电子信息自动化元器件制造技术领域，尤其涉及到四边扁平无引脚IC芯片封装，具体说是一种多圈排列无载体双IC芯片封装件。 

背景技术    

近年来，随着移动通信和移动计算机领域便捷式电子元器件的迅猛发展，小型封装和高密度组装技术得到了长足的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1㎜。封装后的连接可靠性尽可能提高，适应无铅化焊接（保护环境）和有效降低成本。

QFN(Quad Flat No Lead Package) 型多圈IC芯片倒装封装的集成电路封装技术是近几年发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的四边扁平无引脚封装件，由于引脚少，即I/O少，满足不了高密度、多I/O封装的需要，同时焊线长，影响高频应用。而且QFN一般厚度控制在0.82mm～1.0㎜，满足不了超薄型封装产品的需要。 

实用新型内容

本实用新型所要解决的技术问题是提供一种能实现引脚间距为0.65mm～0. 50 mm，I/O数达200个的高密度封装四边扁平无引脚的一种多圈排列双IC芯片封装件。 

本实用新型的技术问题采用下述技术方案实现： 

一种多圈排列双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚，所述引线框架采用有载体的引线框架，引线框架载体上设有导电胶，导电胶上粘接第一层不带凸点的IC芯片，不带凸点的IC芯片上端设有第二层带凸点的IC芯片，带凸点的IC芯片倒装上芯。

所述的绕圈排列的内引脚包括第一圈内引脚、第二圈内引脚、第三圈内引脚及第四圈内引脚，每圈之间通过中筋和边筋相连接，同一圈的内引脚之间相连接。 

所述的不带凸点的IC芯片上的焊盘与第二圈内引脚焊接，形成第一键合线，与第一圈内引脚焊接，形成第二键合线。 

所述引线框架每边的内引脚平行排列。 

所述引线框架每边的内引脚交错排列。 

本实用新型的多圈QFN引线框架设计，可以比同样面积的单排引线框架的引脚数设计增加40%以上，满足了高密度、多I/O封装的需要，同时焊线少而且短，减少了对高频应用的影响。而且QFN厚度减薄，能满足超薄型封装产品的需要。 

附图说明

图1为本实用新型结构示意图； 

图2为本实用新型腐蚀后的剖面示意图；

图3为本实用新型磨削分离引脚后剖面示意图；

图4为激光分离引脚后剖面示意图；

图5为本实用新型内引脚平行排列俯视图；

图6为本实用新型内引脚交错排列俯视图。

具体实施方式

下面结合附图对本实用新型进行详细说明： 

一种多圈排列双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚。绕圈排列的内引脚包括第一圈内引脚8、第二圈内引脚9第三圈内引脚16及第四圈内引脚18，每圈之间通过中筋g和边筋f相连接，同一圈的内引脚之间相连接。引线框架每边a、b、c、d的内引脚平行排列或者交错排列。本实用新型的引线框架采用有载体的引线框架，引线框架载体1上设有导电胶5，导电胶5上粘接第一层不带凸点的IC芯片7，不带凸点的IC芯片7上端设有第二层带凸点4的IC芯片3，带凸点4的IC芯片3倒装上芯。不带凸点的IC芯片7上的焊盘与第二圈内引脚9焊线连接，形成第一键合线11，与第一圈内引脚8焊线连接，形成第二键合线15。

本实用新型多圈排列双IC芯片封装件，按下述工艺步骤生产： 

步骤1： 减薄

晶圆减薄厚度100μm～250μm，其中带凸点芯片的晶圆厚度为250μm，粗磨速度：3μm/ s～6μm/s，精磨速度:0.6μm/s～1.0μm/s；不带凸点芯片晶圆厚度100μm，粗磨速度：2μm/ s～4μm/s；精磨速度:0.4μm/s～0.8μm/s； 

步骤2：划片                      

≤8吋的晶圆采用DISC 3350 或双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s；

步骤3：上芯