[实用新型]一种CAN总线通讯控制系统

说明书

技术领域

本实用新型涉及CAN通讯领域，具体地指一种CAN总线通讯控制系统。

背景技术

基于FPGA(Field-Programmable Gate Array，现场可编程门阵列)平台的CAN(Controller Area Network，控制器局域网)总线通讯控制器，主要功能是实现多路独立的CAN总线通讯功能。目前CAN总线通讯通常采用D SP(digital signal processor)、ARM(Advanced RISC Machines)、单片机等配置了CAN控制器的芯片作为主控制器，上述方式致使每个主控制器的CAN接口通道数量有限，如需实现多通道的CAN通讯，需增加主控芯片作为专用通讯控制器，这就造成了电路设计复杂、且电路的灵活性和拓展性差。

发明内容

本实用新型的目的就是要提供一种能使CAN总线通信电路设计简单、灵活性强、拓展性好的CAN总线通讯控制系统。

为实现此目的，本实用新型所设计的一种CAN总线通讯控制系统，其特征在于：它包括FPGA、与FPGA连接的电源模块、多个CAN总线通讯控制器，其中，每个CAN总线通讯控制器均连接有CAN收发模块，FPGA包括初始化模块、通信控制模块、接收数据模块、发送数据模块和时钟管理模块，初始化模块的信号输出端连接通信控制模块的信号输入端，通信控制模块的信号输出端分别接入接收数据模块和发送数据模块，接收数据模块和发送数据模块通过数据和地址总线分别接入每个CAN总线通讯控制器，所述时钟管理模块通过时钟总线分别接入每个CAN总线通讯控制器，所述通信控制模块通过控制总线接入每个CAN总线通讯控制器，所述通信控制模块还通过片选总线接入每个CAN总线通讯控制器。

它还包括晶振和FPGA配置电路，所述晶振的输出端连接所述时钟管理模块，FPGA配置电路连接FPGA。

所述FPGA还包括错误处理模块，所述错误处理模块的信号输入端连接通信控制模块的信号输出端。

所述每个CAN总线通讯控制器和对应的CAN收发模块之间连接有光电隔离模块，所述每个光电隔离模块连接有光耦供电模块，每个光电隔离模块还连接所述电源模块。

所述CAN收发模块的高电平接CANH和低电平接CANL之间串联有电阻R1和电阻R2。

所述每个CAN总线通讯控制器的MODE脚接高电平，并选择Intel模式，所述每个CAN总线通讯控制器的TX1脚悬空，RX1脚接地。

所述CAN总线通讯控制器的型号为SJA1000，所述CAN收发模块型号为TJA1040。

本实用新型采用FPGA作为主控制器，控制多路独立的CAN总线接口电路的电路设计方法，实现多通道的CAN通讯。解决了现有多通道CAN通讯硬件电路设计繁琐，拓展性差的问题。在FPGA内采用VerilogHDL硬件描述语言实现多路CAN总线通讯控制器通信接口控制，初始化模块实现对总线的速率、验收屏蔽码、输出引脚驱动方式、总线模式及时钟分频进行定义。通信控制模块实现多通道控制、状态查询及转换。接收数据模块和发送数据模块分别实现总线数据收发。错误处理模块通过查询CAN通讯控制器的状态寄存器进行错误处理，如数据超载处理，发送错误处理，仲裁丢失捕捉等。上述设计能使CAN总线通信电路设计简单，并提高灵活性和拓展性。

附图说明

图1为本实用新型的原理框图；

具体实施方式

以下结合附图和具体实施例对本实用新型作进一步的详细说明：

图1中所示的一种CAN总线通讯控制系统，它包括FPGA、给FPGA供电的电源模块、多个CAN总线通讯控制器，其中，每个CAN总线通讯控制器均连接有CAN收发模块，FPGA包括初始化模块、通信控制模块、接收数据模块、发送数据模块和时钟管理模块，初始化模块的信号输出端连接通信控制模块的信号输入端，通信控制模块的信号输出端分别接入接收数据模块和发送数据模块，接收数据模块和发送数据模块通过数据和地址总线分别接入每个CAN总线通讯控制器，上述时钟管理模块通过时钟总线分别接入每个CAN总线通讯控制器，通信控制模块通过控制总线接入每个CAN总线通讯控制器，通信控制模块还通过片选总线接入每个CAN总线通讯控制器。时钟频率设置为16MHz。