[实用新型]一种随机时间-数字转换器

说明书

技术领域

本实用新型涉及一种含输入切换电路的随机时间-数字转换器，属于集成电路转换器技术领域。

背景技术

TDC（Time-Digital Converter，时间-数字转换器）在集成电路中有着广泛的应用，主要用来为数字锁相环提供相位鉴别。此外，在核医学影像，激光范围探测，高能物理中检测粒子的半衰期等许多应用场合都依赖TDC来鉴别微小的时间（相位）差。TDC采用全数字工艺实现，随着工艺尺寸逐渐缩小，具有可移植性好的优势。此外，全数字的TDC电路具有更好的噪声免疫特性，功耗也更低。由于TDC是将时间（相位）差量化为数字输出，相对于传统的鉴频鉴相器，无论是鉴别精度还是锁定时间都大大提高了。

TDC是一种取代传统鉴相器的鉴别时间（相位）差的电路。在数字锁相环中，TDC输出的数字控制字反映了两个输入信号上升沿的时间差，并直接驱动振荡器调整频率，因此对于TDC的鉴定精度要求很高。第一种常用的结构是延迟线TDC，通过一串延迟很小的反相器串联构成延迟线，让其中一个输入信号通过延迟线传输，每经过一级延迟后与另一个输入信号比较，以此鉴别出两个信号上升沿的时间差。这种结构的TDC的分辨率等于每一级延迟器的延迟时间，因此对于工艺的依赖性非常严重，同时偏差很大，而且分辨率的进一步改善也受到限制。

另一种实现结构是随机时间-数字转换器（STDC）。当两个信号相位接近的时候，由于PVT的影响和器件的失配，比较器的判决会产生不确定性。而由这种不确定性导致的误差服从高斯分布。使用一定数量的相同的比较器组成阵列，采集它们的输出并进行分析，进而可以得到信号相位差的信息。这种结构可以达到很精细的分辨率，且对PVT的耐受性较好。但是由于可达到的分辨率与使用的比较器数量直接相关，因此，分辨率的改善需要较多的比较器数量，功耗、面积和硬件消耗都要不可避免的增大。

发明内容

本实用新型所要解决的技术问题是针对背景技术的缺陷，提供一种使用输入自动切换技术，包含输入切换电路的STDC。

本实用新型为解决上述技术问题采用以下技术方案：

一种随机时间-数字转换器，包括STDC阵列和编码器，还包括输入切换电路，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。

进一步的，本实用新型的随机时间-数字转换器，所述输入切换电路包括一个D触发器、四个与门和两个或门；其中，

第一时钟信号分别接D触发器的时钟端、第二与门和第三与门的第二输入端；D触发器的触发信号输出端分别接第一与门、第三与门的第一输入端以及编码器的第一输入端，D触发器输出的触发信号经过一级反相之后分别接D触发器的D输入端、第二与门和第四与门的第一输入端； 

第二时钟信号分别接第一与门和第四与门的第二输入端；

第一与门和第二与门的输出端接第一或门的输入端，第三与门和第四与门的输出端接第二或门的输入端；第一或门、第二或门的输出端分别作为输入切换电路的第一输出端和第二输出端。

进一步的，本实用新型的随机时间-数字转换器，所述STDC阵列由64个相同的比较器单元构成，所述比较器单元采用传统的差分比较器级联RS锁存器的结构。

进一步的，本实用新型的随机时间-数字转换器，所述编码器采用64输入-7输出编码器。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：

本实用新型通过在STDC的输入端加入了输入切换电路，对两个输入信号的上升沿实现交替切换操作，并驱动STDC，使两个输入信号交替连接比较器的输入端，从而最大程度的消除器件失配和工艺、电源电压、温度（PVT）对电路的影响，并充分利用了比较器的随机特性，使STDC中的等效比较器数量翻番。在STDC达到同样分辨率的条件下，使用的比较器数量减半，从而使硬件消耗、功耗、面积都达到减半的目的。

附图说明

图1为本实用新型的STDC主体电路框图。

图2为本实用新型的输入切换电路的门级电路原理图。

图3为本实用新型的输入切换电路的行为仿真图。

图4为本实用新型的STDC与传统的STDC传输特性对比图；其中图4-a是传统的STDC传输特性图，图4-b是本实用新型的STDC传输特性图。