[实用新型]研磨装置

说明书

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种研磨装置。

背景技术

在32纳米及其以下工艺的晶体管中，业界引入高介电常数材料(High-K Material)作为栅极介质层，并引入金属材料作为栅导电层材料，形成高介电常数金属栅极(High-K Metal Gate)，以保证尺寸不断缩小的晶体管仍具有良好性能。一般的，可采用栅极最后工艺(Gate-Last Process)制作高介电常数金属栅极，栅极最后工艺先形成具有多晶硅层的虚拟栅极(Dummy Gate)，进行源漏掺杂离子注入及高温退火工艺后，再去除虚拟栅极中的多晶硅层，并沉积金属材料，形成金属栅极。

图1所示为栅极最后工艺中形成虚拟栅极、源漏区后的结构示意图，该结构包括衬底101，形成于所述衬底101表面的高介电常数栅极介质层102，形成于所述栅极介质层102表面的多晶硅层103，形成于所述栅极介质层102及多晶硅层103侧壁上的侧墙104，形成于所述衬底101中的源区105和漏区106，形成于所述源区105和漏区106中的金属硅化物层107，形成于所述衬底101中用于隔离有源区的浅沟槽隔离结构108，其中，所述栅极介质层102和多晶硅层103即为虚拟栅极。

在制作过程中，首先在所述衬底101、侧墙104、多晶硅层103以及浅沟槽隔离结构108的表面沉积绝缘介质层109；接着研磨所述绝缘介质层109，露出所述虚拟栅极的表面(即所述多晶硅层103的表面)，如图2所示。

通常采用化学机械平坦化(chemical mechanical polish，CMP)技术研磨所述绝缘介质层109，在研磨所述绝缘介质层109的过程中很容易发生过研磨的情况，由于所述虚拟栅极非常薄(厚度通常为100多埃)，容易在过研磨中被研磨掉，从而露出所述金属硅化物层107(例如硅化镍)，甚至会研磨掉部分的金属硅化物层107，这会带来一个问题，被研磨掉的金属硅化物层107中包含金属离子，这些金属离子会污染研磨装置，被污染的研磨装置又会污染后续晶圆，形成金属离子交叉污染，从而严重影响半导体器件制造质量，因此，在研磨所述绝缘介质层109的过程中应避免发生这种过研磨现象。

图3所示为现有技术的化学机械研磨装置，所述研磨装置包括研磨平台(platen)、粘附于所述研磨平台上的研磨垫(pad)21、研磨头(polishing head)22和研磨装置控制台23，所述研磨装置控制台23用于控制所述研磨平台和研磨头的运行。现有技术的研磨装置无法知晓在研磨所述绝缘介质层109的过程中是否研磨到金属硅化物层，这给半导体器件制造带来风险。

实用新型内容

本实用新型的目的在于提供一种研磨装置，带有金属离子检测仪，可实时判断研磨绝缘介质层时是否研磨到金属硅化物层。

为了达到上述的目的，本实用新型提供一种研磨装置，包括研磨平台、研磨装置控制台、样品输送管和金属离子检测仪；所述样品输送管的一端靠近所述研磨平台，所述样品输送管的另一端通过所述金属离子检测仪与所述研磨装置控制台连接。

上述研磨装置，其中，所述金属离子检测仪为镍离子检测仪，所述镍离子检测仪包括反应管道、光电比色计、显色剂输送管和载流液输送管；所述光电比色计与所述反应管道连接，所述研磨装置控制台与所述光电比色计连接；所述显色剂输送管和载流液输送管分别与所述反应管道连接；所述样品输送管与所述反应管道连接。

本实用新型的研磨装置可通过金属离子检测仪实时测量样品中金属离子的含量，根据测量结果就可实时知道研磨绝缘介质层时是否研磨到金属硅化物层，可改善研磨工艺，提高产品良率。

附图说明

本实用新型的研磨装置由以下的实施例及附图给出。

图1是栅极最后工艺中形成虚拟栅极、源漏区后的结构示意图。

图2是栅极最后工艺中研磨绝缘介质层后露出虚拟栅极的示意图。

图3是现有技术的研磨装置的示意图。

图4是本实用新型的研磨装置的示意图。

图5是本实用新型一较佳实施例中研磨装置的示意图。

图6是图5所示实施例中镍离子检测仪的示意图。

具体实施方式

以下将结合图4～图6对本实用新型的研磨装置作进一步的详细描述。

参见图4，本实用新型的研磨装置包括研磨平台(图4中未示)、研磨垫31、研磨头32、样品输送管33、金属离子检测仪34和研磨装置控制台35；

所述研磨垫31粘附在所述研磨平台上；