[实用新型]移位寄存器单元、栅极驱动装置及其应用的液晶显示器

权利要求书

1.一种移位寄存器单元，包括：输入多个信号的输入模块、生成栅极驱动信号的栅极信号生成模块、输出栅极驱动信号的输出模块、以及拉低栅线电位的电平拉低控制模块；所述栅极信号生成模块与所述输入模块及所述输出模块相连接，所述电平拉低控制模块与所述输入模块及所述栅极信号生成模块相连接，其特征在于，所述输入模块包括：两个以上时钟输入端，所述栅极信号生成模块包括：两个以上输出控制单元；其中，

所述时钟信号输入端与所述电平拉低控制模块相连接；

每个所述输出控制单元与对应的时钟信号输入端、上拉节点及所述输出模块相连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制单元包括：一个以上薄膜晶体管。

3.根据权利要求2所述的移位寄存器单元，其特征在于，第一输出控制单元包括：

第四薄膜晶体管，其源极与所述输出模块相连接，栅极与所述上拉节点相连接；

第六薄膜晶体管，其源极与第四薄膜晶体管的漏极相连接，漏极及栅极均与对应的时钟信号输入端相连接；

第二输出控制单元包括：

第五薄膜晶体管，其源极与所述输出模块相连接，栅极与所述上拉节点相连接；

第七薄膜晶体管，其源极与第五薄膜晶体管的漏极相连接，漏极及栅极均与对应的时钟信号输入端相连接。

4.根据权利要求1至3任一项所述的移位寄存器单元，其特征在于，所述栅极信号生成模块还包括：

第一薄膜晶体管，其栅极与漏极均与所述输入模块的信号输入端相连接，源极与所述上拉节点相连接；

第二薄膜晶体管，其栅极与所述输入模块的复位信号输入端相连接，漏极与所述上拉节点相连接，源极与所述输入模块的低电压信号输入端相连接；

第三薄膜晶体，其栅极与所述复位信号输入端相连接，漏极与所述输出模块相连接，源极与所述低电压信号输入端相连接；

电容，其一端连接上拉节点，另一端连接所述输出模块。

5.根据权利要求1至3任一项所述的移位寄存器单元，其特征在于，两个以上时钟信号输入端中的相邻两个时钟信号输入端，后一个时钟信号输入端的信号开始时间早于前一个时钟信号输入端的信号关断时间。

6.一种栅极驱动装置，由n级移位寄存器单元串接构成，n为大于等于2的整数，所述移位寄存器单元包括：输入多个信号的输入模块、生成栅极驱动信号的栅极信号生成模块、输出栅极驱动信号的输出模块、以及拉低栅线电位的电平拉低控制模块；所述栅极信号生成模块与所述输入模块及所述输出模块相连接，所述电平拉低控制模块与所述输入模块及所述栅极信号生成模块相连接，其特征在于，所述输入模块包括：两个以上时钟输入端，所述栅极信号生成模块包括：两个以上输出控制单元；其中，

所述时钟信号输入端与所述电平拉低控制模块相连接；

每个所述电平拉低控制模块与对应的时钟信号输入端、上拉节点及所述输出模块相连接。

7.根据权利要求6所述的栅极驱动装置，其特征在于，所述输出控制单元包括：一个以上薄膜晶体管。

8.根据权利要求7所述的栅极驱动装置，其特征在于，第一输出控制单元包括：

第四薄膜晶体管，其源极与所述输出模块相连接，栅极与所述上拉节点相连接；

第六薄膜晶体管，其源极与第四薄膜晶体管的漏极相连接，漏极及栅极均与对应的时钟信号输入端相连接；

第二输出控制单元包括：

第五薄膜晶体管，其源极与所述输出模块相连接，栅极与所述上拉节点相连接；

第七薄膜晶体管，其源极与第五薄膜晶体管的漏极相连接，漏极及栅极均与对应的时钟信号输入端相连接。

9.根据权利要求6至8任一项所述的栅极驱动装置，其特征在于，两个以上时钟信号输入端中的相邻两个时钟信号输入端，后一个时钟信号输入端的信号开始时间早于前一个时钟信号输入端的信号关断时间。

10.一种液晶显示器，其特征在于，该液晶显示器包括6至9任一项所述的栅极驱动装置。