[实用新型]芯片输入端上拉电阻的静态功耗消除电路

权利要求书

1.一种新型芯片输入端上拉电阻的静态功耗消除电路，其特征在于：其包括一作为输入端上拉电阻的NMOS管，作为芯片输入端上拉电阻的静态功耗消除电路的控制电路，及作为所述控制电路供电的电源电路；所述芯片输入端通过第一二极管与芯片内部电路相连，所述NMOS管与所述第一二极管串联在芯片内电源及芯片输入端口之间，所述NMOS管的栅极与所述控制电路的输出端连接，所述芯片输入端口通过所述第一二极管与所述控制电路的一个或多个输入端连接，当所述芯片输入端口为高平时，所述控制电路控制所述NMOS管导通；当所述芯片输入端口为低电平时，所述控制电路控制所述NMOS管截止；当所述输入端口浮置时，所述控制电路自动将输入端口拉至高电位，所述控制电路控制所述NMOS管导通。

2.根据权利要求1所述的芯片输入端上拉电阻的静态功耗消除电路，其特征在于：所述NMOS管与第一电阻串联，所述第一二极管、NMOS管及第一电阻串联在芯片内电源及芯片输入端口之间。

3.根据权利要求1所述的芯片输入端上拉电阻的静态功耗消除电路，其特征在于：所述控制电路包括一RS触发器和二个反向器，所述RS触发器由第一与非门和第二与非门构成，所述第一与非门一个为两端输入与非门，所述第二与非门为两端输入与非门，两个与非门的输出交叉连接至对方的一个输入端，所述第一与非门的另一个输入端通过所述反向器与所述芯片输入端口连接，所述第二与非门的另一个输入端经所述二极管与所述芯片输入端口连接。

4.根据权利要求1所述的芯片输入端上拉电阻的静态功耗消除电路，其特征在于：所述NMOS管的沟道长度大于沟道的宽度。

5.根据权利要求1所述的芯片输入端上拉电阻的静态功耗消除电路，其特征在于：所述作为控制电路供电的电源电路包括一兆级的第二电阻及一正向导通第二二极管，所述第二电阻串联在芯片内电源与地点位之间，所述第二电阻通过所述第二二极管给所述芯片输入端上拉电阻的静态功耗消除电路的控制电路提供电源；同时，所述电源电路通过第三电阻与芯片输入端相连，使芯片输入端浮置时自动将芯片输入端拉至高电位。