[实用新型]芯片输入端上拉电阻的静态功耗消除电路

说明书

技术领域

本实用新型涉及集成电路领域，特别涉及一种消除芯片的输入端带有上拉电阻静态功耗的电路。

背景技术

在一些集成电路中，需要在某些输入端与芯片的供电电源或外部供电电源之间加上上拉电阻，以便确定这些输入端在工作时的初始状态，或提高这些输入端对外部干扰的抗干扰能力。在实际应用时，普通的上拉电阻结构会消耗一定的静态功耗，同时增加了应用系统的成本。首先，当外部驱动电路给输入管脚加低电平时会形成片电源经上拉电阻到地的直流通路，因而在上拉电阻上消耗一定的静态功耗；其次，即使外部驱动电路给输入管脚加高电平，而当其电压值与片内的电源电压不一致时，也会在上拉电阻上存在静态电流。

通常上拉电阻的阻值在1K至几十K欧姆之间。假设电源电压为单节锂电池，额定输出电压为3.6V，那么流经每个管脚上的上拉电阻的电流最高可近达3.6mA。如果一个芯片有多个带上拉电阻的输入端，且都由外部低电平驱动时，消耗的功耗将非常大，这在一些由电池供电要求低功耗应用的系统中，是难以接受的。

实用新型内容

针对上述现有技术的不足，本实用新型的目的是提供一种装拆方便、密封性能良好的快接式混凝土灌注导向管。

为解决上述技术问题，本实用新型采用如下技术方案：

一种新型芯片输入端上拉电阻的静态功耗消除电路，其包括一作为输入端上拉电阻的NMOS管，作为芯片输入端上拉电阻的静态功耗消除电路的控制电路，及作为所述控制电路供电的电源电路；所述芯片输入端通过第一二极管与芯片内部电路相连，所述NMOS管与所述第一二极管串联在芯片内电源及芯片输入端口之间，所述NMOS管的栅极与所述控制电路的输出端连接，所述芯片输入端口通过所述第一二极管与所述控制电路的一个或多个输入端连接，当所述芯片输入端口为高平时，所述控制电路控制所述NMOS管导通；当所述芯片输入端口为低电平时，所述控制电路控制所述NMOS管截止；当所述输入端口浮置时，所述控制电路自动将输入端口拉至高电位，所述控制电路控制所述NMOS管导通。

优选的，所述NMOS管与第一电阻串联，所述第一二极管、NMOS管及第一电阻串联在芯片内电源及芯片输入端口之间。

优选的，所述控制电路包括一RS触发器和二个反向器，所述RS触发器由第一与非门和第二与非门构成，所述第一与非门一个为两端输入与非门，所述第二与非门为两端输入与非门，两个与非门的输出交叉连接至对方的一个输入端，所述第一与非门的另一个输入端通过所述反向器与所述芯片输入端口连接，所述第二与非门的另一个输入端经所述二极管与所述芯片输入端口连接。

优选的，所述NMOS管的沟道长度大于沟道的宽度。

优选的，所述作为控制电路供电的电源电路包括一兆级的第二电阻及一正向导通第二二极管，所述第二电阻串联在芯片内电源与地点位之间，所述第二电阻通过所述第二二极管给所述芯片输入端上拉电阻的静态功耗消除电路的控制电路提供电源；同时，所述电源电路通过第三电阻与芯片输入端相连，使芯片输入端浮置时自动将芯片输入端拉至高电位。

上述技术方案具有如下有益效果：1)采用该电路无论外部驱动电路施加给芯片输入端口上的电平状态无论如何变化，作为上拉电阻的NMOS管都不会流过静态电流，因此也不会发生静态功耗；2)当外部电路施加的高电平与片内电源电压存在电压差时，该电路利用二极管的单向导通特性，消除了流过作为上拉电阻的NMOS管上的直流电流；3)该实用新型允许芯片输入端口浮置，可降低应用系统的成本。

附图说明

图1为本实用新型实施例的结构示意图。

具体实施方式

下面结合附图对本实用新型的优选实施例进行详细介绍。

如图1所示，该新型芯片输入端上拉电阻的静态功耗消除电路包括作为输入端上拉电阻的NMOS管、作为芯片输入端上拉电阻的静态功耗消除电路的控制电路、及作为所述控制电路供电的电源电路三个部分。该芯片上拉电阻的静态功耗消除电路包括NMOS管、第一电阻R1和第一二极管D1，NMOS管、第一电阻R1及第一二极管D1串联在芯片内电源与芯片内部控制电路输入节点A之间，NMOS管的栅极与一控制电路的输出端连接，芯片输入端口通过所述二极管D1与控制电路的一个或多个输入端连接，从而形成一闭环电路结构。