[实用新型]低压带隙基准电压产生电路

权利要求书

1.一种带隙基准电压产生电路，其特征在于，其包括第一二极管、第二二极管、第一电阻、第二电阻、第三电阻和第四电阻，

第一二极管的阴极接第一参考电压，其阳极经由第一电阻与第一参考电压连接；第二二极管的阴极接第一参考电压，其阳极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与第一参考电压连接；第四电阻的一端与第一参考电压连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压，

其中第一二极管为一个基准二极管，第二二极管包括多个并联的基准二极管。

2.根据权利要求1所述的电路，其特征在于：其还包括有第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及运算放大器，

各个PMOS晶体管的源极接第二参考电压，栅极互相连接，

第一PMOS晶体管的漏极接第一二极管的阳极，

第二PMOS晶体管的漏极接第三电阻的与第二电阻连接的一端，

第三PMOS晶体管的漏极与第四电阻相连，第三PMOS晶体管的漏极和第四电阻的中间节点的电压为所述基准电压，

所述运算放大器的负相输入端接第一PMOS晶体管的漏极，正相输入端接第二PMOS晶体管的漏极，其输出端接第三PMOS晶体管的栅极。

3.根据权利要求2所述的电路，其特征在于：

第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜，第三PMOS晶体管上流过的电流与第二PMOS晶体管上流过的电流成正比。

4.根据权利要求3所述的电路，其特征在于：第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的宽长比之比为1∶1∶1。

5.根据权利要求2所述的电路，其特征在于：其还包括有启动电路，所述启动电路包括第四PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第五电阻，

第四PMOS晶体管的源极接第二参考电压，其栅极与第一PMOS晶体管的栅极相连，

第三NMOS晶体管的漏极与第四PMOS晶体管的漏极相连，其源极接第一参考电压，其栅极与自身的漏极以及第二NMOS晶体管的栅极相连，

第二NMOS晶体管的源极接第一参考电压，其漏极经由第五电阻与第二参考电压相连，

第一NMOS晶体管的源极接第一参考电压，其漏极接第一PMOS晶体管的栅极，其栅极与第二NMOS晶体管的漏极相连。

6.根据权利要求1-5任一所述的电路，其特征在于：所述基准电压等于所述第一二极管的导通压降。

7.根据权利要求1-5任一所述的电路，其特征在于：所述基准电压的范围为0.5v至0.8v。