[实用新型]低压带隙基准电压产生电路

说明书

【技术领域】

本实用新型涉及集成电路领域，特别是涉及一种低压带隙基准(Bandgap Reference)电压产生电路。

【背景技术】

带隙基准电路可以在温度变化环境中提供稳定的参考电压，因此其广泛应用于电源调节器、A/D和D/A转换器等电路中。传统的带隙基准电路利用正温度系数的电压V_T对于负温度系数的电压V_BE进行补偿，从而可以产生不随温度变化的直流输出电压，此电压通常为1.2伏，其中电压V_BE通常为双极性晶体管(Bipolar Transistor)的基极-射极电压差。

上述带隙基准电路的输出电压通常在1.2V左右，其电源电压一般需要大于1.2V，这就限制了所述带隙基准电路在低压下的应用。然而，由于IC设计目前以低功率和低电压目标为主流，许多IC电路需要在1.2伏左右或以下进行操作，在这些低压的应用中，需要低压的带隙基准电路来提供基准电压。

此外，目前的带隙基准电路中一般都采用双极性晶体管，这样使得该带隙基准电路一般都只能采用Bi-CMOS(Bipolar Complementary Metal Oxide Semiconductor)工艺来实现，而不能采用标准CMOS工艺来实现。

因此，希望提出一种CMOS工艺的低电压带隙基准产生电路。

【实用新型内容】

因此，本实用新型的一个目的在于提供一种带隙基准电压产生电路，其可以由标准CMOS工艺实现。

为实现上述目的，本实用新型提供一种带隙基准电压产生电路，其包括第一二极管、第二二极管、第一电阻、第二电阻、第三电阻和第四电阻。第一二极管的阴极接第一参考电压，其阳极经由第一电阻与第一参考电压连接；第二二极管的阴极接第一参考电压，其阳极连接于第三电阻的一端，第三电阻的另一端经由第二电阻与第一参考电压连接；第四电阻的一端与第一参考电压连接，利用与流经第三电阻的电流和第二电阻的电流的混合电流成正比的电流流经第四电阻，从而在第四电阻的另一端得到基准电压。其中第一二极管为一个基准二极管，第二二极管包括多个并联的基准二极管。

进一步的，所述带隙基准电压产生电路还包括有第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管以及运算放大器，各个PMOS晶体管的源极接第二参考电压，栅极互相连接，第一PMOS晶体管的漏极接第一二极管的阳极，第二PMOS晶体管的漏极接第三电阻的与第二电阻连接的一端，第三PMOS晶体管的漏极与第四电阻相连，第三PMOS晶体管的漏极和第四电阻的中间节点的电压为所述基准电压，所述运算放大器的负相输入端接第一PMOS晶体管的漏极，正相输入端接第二PMOS晶体管的漏极，其输出端接第三PMOS晶体管的栅极。

更进一步的，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管构成电流镜，第三PMOS晶体管上流过的电流与第二PMOS晶体管上流过的电流成正比。

再进一步的，第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的宽长比之比为1∶1∶1。

更进一步的，所述带隙基准电压产生电路还包括有启动电路，所述启动电路包括第四PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第五电阻，第四PMOS晶体管的源极接第二参考电压，其栅极与第一PMOS晶体管的栅极相连，第三NMOS晶体管的漏极与第四PMOS晶体管的漏极相连，其源极接第一参考电压，其栅极与自身的漏极以及第二NMOS晶体管的栅极相连，第二NMOS晶体管的源极接第一参考电压，其漏极经由第五电阻与第二参考电压相连，第一NMOS晶体管的源极接第一参考电压，其漏极接第一PMOS晶体管的栅极，其栅极与第二NMOS晶体管的漏极相连。

进一步的，所述基准电压等于所述第一二极管的导通压降。

进一步的，所述基准电压的范围为0.5v至0.8v。

与现有技术相比，本实用新型中利用二极管代替原来的双极型晶体管，从而使得其可以采用标准的CMOS工艺来实现。

【附图说明】

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。其中：

图1是本实用新型中的带隙基准电压产生电路在一个实施例中的电路图；

图2是图1中的带隙基准电压产生电路的基准电压-温度特性曲线的仿真示意图；和

图3是图1中的带隙基准电压产生电路的启动时间曲线的仿真示意图。

【具体实施方式】