[实用新型]一种基于可配置QC-LDPC编译码算法的硬件仿真验证平台

权利要求书

1.一种基于可配置QC-LDPC编译码算法的硬件仿真验证平台，包括计算机监控模块(3)、控制模块(1)和编译码模块(2)；其特征在于：控制模块(1)还包括数据源模块(10)、数据调制模块(11)、第一缓冲存储模块(12)、加法器模块(13)、噪声产生模块(14)、第二缓冲存储模块(15)、数据解调模块(16)、误码检测器模块(17)；编译码模块(2)包括编码器(20)和译码器(21)；

所述计算机监控模块(3)与控制模块(1)相连，数据源模块(10)输出端口与数据调制模块(11)输入端口相连，数据调制模块(11)输出端口与第一缓冲存储模块(12)输入端口相连，第一缓冲存储模块(12)输出端口与编码器(20)输入端口相连，编码器(20)输出端口与加法器模块(13)输入端口相连，噪声产生模块(14)输出端口与加法器模块(13)输入端口相连，加法器模块(13)输出端口与第二缓冲存储模块(15)输入端口相连，第二缓冲存储模块(15)输出端口与译码器(21)输入端口相连，译码器(21)输出端口与数据解调模块(16)输入端口相连，数据解调模块(16)输出端口、数据源模块(10)输出端口均与误码检测器模块(17)输入端口相连；

计算机监控模块(3)输入包括码长、码率、迭代次数编译码控制参数，与数据源模块(10)相连产生编译码信号，通过数据调制模块(11)把该信号调制到合适信道，在进行编码前通过第一缓冲存储模块(12)进行缓存，编码后的信号与噪声产生模块(14)通过加法器模块(13)进行混合；编码后信号与噪声的混合信号暂存于第二缓冲存储模块(15)中，译码器(21)把数据从第二缓冲存储模块(15)中取出来，进行译码，然后把译码后信号送入数据解调模块(16)进行解调复原，复原后与数据源产生的信号同时送入误码检测器模块(17)进行误码判断，对编解码模块性能进行测试。

2.根据权利要求1所述的一种基于可配置QC-LDPC编译码算法的硬件仿 真验证平台，其特征在于：噪声产生模块(14)包括4个随机变量产生模块(140-0至140-3)、求和模块(141)、信噪比模块(144)、乘法器模块(142)和截取模块(143)；4路随机变量产生模块(140-0至140-3)产生四路随机信号，将该四路信号输入至求和模块(141)进行相加，乘法器模块(142)将求和模块(141)输入的求和结果信号与信噪比模块(144)产生的信号进行相乘，截取模块(143)，将从乘法器得到的信号进行截取操作得到高斯白噪声并进行输出。

3.根据权利要求1所述的一种基于可配置QC-LDPC编译码算法的硬件仿真验证平台，其特征在于：编码器(20)包括移位寄存器模块(200)、只读存储器模块(202)、12个循环移位寄存器模块(201-0至201-11)、12个缓存器模块(203-0至203-11)；

移位寄存器模块(200)的地址线输出端口与只读存储器模块(202)的地址线输入端口相连，移位寄存器模块(200)的使能数据输出端口分别与12个缓存器模块(203-0至203-11)的使能数据输入端口相连，移位寄存器模块(200)的左移数据输出端口分别与12个循环移位寄存器模块(201-0至201-11)的左移数据输入端口相连，移位寄存器模块(200)的右移数据输出端口分别与12个循环移位寄存器模块(201-0至201-11)的右移数据输入端口相连，移位寄存器模块(200)的使能信号输出端口分别与12个循环移位寄存器模块(201-0至201-11)的使能信号输入端口相连；只读存储器模块(202)的数据线输出端口分别与12个缓存器模块(203-0至203-11)的数据输入端口相连；12个缓存器模块(203-0至203-11)的数据输出端口分别与12个循环移位寄存器模块(201-0至201-11)的编码信号输入端口一一对应相连；12个循环移位寄存器模块(201-0至201-11)的编码信号输出端口输出编码后的信号。